管理装置、信息处理装置以及管理方法制造方法及图纸

本发明专利技术涉及管理装置、信息处理装置以及管理方法。延长非易失性存储部的寿命。实施方式的管理装置管理由处理电路对第一存储部以及包括多个页面的非易失性存储部进行的数据的读出和写入。管理装置具备设定存储部、存取处理部以及管理部。设定存储部存储表示关于多个页面中的各个页面执行第一存取处理或者第二存取处理中的哪一个的存取方法。管理部在被设定为第二存取处理的第三页面的品质为基准值以下的情况下，将针对第三页面的存取方法从第二存取处理变更为第一存取处理。

【技术实现步骤摘要】
管理装置、信息处理装置以及管理方法
本专利技术的实施方式涉及管理装置、信息处理装置以及管理方法。
技术介绍
NAND闪存等非易失性存储器可改写的次数少。因此，具备非易失性存储器的信息处理装置针对非易失性存储器进行损耗平衡控制。例如，信息处理装置管理按页面单位的数据的改写次数，针对在非易失性存储器中包含的多个页面平均地写入数据。由此，信息处理装置能够延长非易失性存储器的寿命。但是，近年来，开发出被称为存储级存储器的高速的非易失性存储器。存储级存储器除了按页面单位的数据的改写，还能够进行按比页面小的例如字节单位的数据的改写。但是，存储级存储器在针对某个特定的字节的数据的改写集中的情况下，尽管针对页面内的其它字节的数据的改写少，该页面的改写次数增加。因此，在具备存储级存储器的信息处理装置中，需要以使改写不集中到页面内的特定的字节的方式，针对存储级存储器高效地进行存取。
技术实现思路
本专利技术想要解决的课题在于延长非易失性存储部的寿命。实施方式的管理装置管理由处理电路对第一存储部以及包括多个页面的非易失性存储部进行的数据的读出和写入。所述管理装置具备设定存储部、存取处理部以及管理部。所述设定存储部存储存取方法，该存取方法表示关于所述多个页面中的各个页面，执行针对从所述非易失性存储部传送到所述第一存储部的数据进行写入及读出的第一存取处理或者针对在所述非易失性存储部中存储的数据直接进行写入及读出的第二存取处理中的哪一个。所述存取处理部在针对被设定为所述第一存取处理的第一页面接受到写入或者读出的请求的情况下，执行所述第一存取处理，在针对被设定为所述第二存取处理的第二页面接受到写入或者读出的请求的情况下，执行所述第二存取处理。所述管理部在被设定为所述第二存取处理的第三页面的品质为基准值以下的情况下，将针对所述第三页面的存取方法从所述第二存取处理变更为所述第一存取处理。根据上述管理装置，能够延长非易失性存储部的寿命。附图说明图1是示出第一实施方式的信息处理装置的结构的图。图2是示出第一实施方式的存储器控制器的结构的图。图3是示出第一实施方式的变换表格的一个例子的图。图4是示出第一实施方式的未使用表格的一个例子的图。图5是示出第一存取处理以及第二存取处理的内容的图。图6是示出计数器表格的一个例子的图。图7是示出第一实施方式的管理部的处理的流程图。图8是示出第一实施方式的设定变更处理的流程图。图9是示出第一实施方式中的表格的变更例的图。图10是通过进行了纠错的比特数判断品质的流程图。图11是示出第二实施方式的管理部的处理的流程图。图12是示出第三实施方式的非易失性存储部的图。图13是示出第三实施方式的变换表格的一个例子的图。图14是示出第三实施方式的未使用表格的一个例子的图。图15是示出第三实施方式的设定变更处理的流程图。图16是示出第三实施方式中的表格的变更例的图。图17是示出第四实施方式的非易失性存储部的结构的图。图18是示出第四实施方式的第四页面的选择处理的流程图。图19是示出第五实施方式的存储器控制器的结构的图。图20是示出第二模式下的存取处理部的处理的流程的流程图。图21是示出第六实施方式的存储器控制器的结构的图。图22是示出管理表格的一个例子的图。图23是示出由更新部实施的处理的流程的流程图。图24是示出由更新部实施的管理信息生成处理的流程的流程图。图25是示出信息处理装置的结构的第一变形例的图。图26是示出信息处理装置的结构的第二变形例的图。图27是示出信息处理装置的结构的第三变形例的图。(符号说明)10：信息处理装置；12：处理电路；14：第一存储部；16：非易失性存储部；18：存储器控制器；26：设定存储部；28：存取处理部；36：计数器存储部；38：管理信息存储部；40：更新部；50：管理部；60：要素存储器；70：模式切换部；80：非易失性存储模块。具体实施方式以下，参照附图，详细说明实施方式的信息处理装置10。此外，以下，说明多个实施方式，但对具有大致相同功能以及结构的块附加相同符号，在第二实施方式以后省略重复的内容的说明。(第一实施方式)图1是示出信息处理装置10的硬件结构的一个例子的图。信息处理装置10具备处理电路12、第一存储部14、非易失性存储部16以及存储器控制器18。处理电路12具有一个或者多个处理器。处理器例如是CPU(CentralProcessingUnit，中央处理单元)。处理器也可以包括一个或者多个CPU核。处理电路12执行程序来处理数据。处理电路12根据程序的执行，从第一存储部14或者非易失性存储部16读出数据、或者在第一存储部14或者非易失性存储部16中写入数据。另外，处理电路12具有L1数据高速缓存、L1命令高速缓存、L2高速缓存以及L3高速缓存等分级的高速缓存存储器。处理电路12使用这样的高速缓存存储器，临时地存储在非易失性存储部16中存储的数据。处理电路12例如在分级的高速缓存中的最下层的高速缓存(最后一级高速缓存)中出现高速缓存缺失的情况下，以高速缓存行单位存取第一存储部14或者非易失性存储部16来读出或者写入所需的数据。此外，处理电路12只要能够执行数据处理，则可以是任意的电路。例如，处理电路12也可以是在GPGPU(General-purposecomputingonGraphicsProcessingUnit，图形处理单元上的通用计算)中利用的GPU(GraphicsProcessingUnit，图形处理单元)。另外，处理电路12也可以是FPGA(FieldProgrammableGateArray，现场可编程门阵列)等加速器。第一存储部14是被用作由处理电路12利用的作业区域的主存储装置。第一存储部14例如是在停止电源的供给时存储的数据消失的易失性存储部。第一存储部14例如是DRAM(DynamicRandomAccesMemory，动态随机存取存储器)。此外，第一存储部14也可以是能够与DRAM同样地高速存取的MRAM(MagnetoresistiveRandomAccesMemory，磁阻式随机存取存储器)等非易失性存储器。非易失性存储部16是即使停止电源的供给也能够继续存储数据的存储器。非易失性存储部16例如也可以与第一存储部14一起作为处理电路12的主存储器发挥功能。非易失性存储部16例如包括容量比DRAM大的大容量高速非易失性存储器(non-volatileMemory)。非易失性存储部16例如是MRAM、PCM(PhaseChangeMemory，相变存储器)、PRAM(PhaseRandomAccessMemory，相位随机存取存储器)、PCRAM(PhaseChangeRandomAccessMemory，相变随机存取存储器)、ReRAM(ResistanceChangeRandomAccessMemory，电阻变化随机存取存储器)、FeRAM(FerroelectricRandomAccessMemory，铁电随机存取存储器)、3DXPoint或者Memristor等。非易失性存储部16也可以是被称为所谓存储级存储器(SCM)的存储器。另外，非易失性存储部16也可以是在一个基板或者框体等设置多个半导体装置的模块。非易失性存储部16相比于本文档来自技高网...

【技术保护点】
1.一种管理装置，管理由处理电路对第一存储部以及包括多个页面的非易失性存储部进行的数据的读出和写入，其中，所述管理装置具备：设定存储部，存储存取方法，该存取方法表示关于所述多个页面中的各个页面，执行针对从所述非易失性存储部传送到所述第一存储部的数据进行写入及读出的第一存取处理或者针对在所述非易失性存储部中存储的数据直接进行写入及读出的第二存取处理中的哪一个；存取处理部，在针对被设定为所述第一存取处理的第一页面接受到写入或者读出的请求的情况下，执行所述第一存取处理，在针对被设定为所述第二存取处理的第二页面接受到写入或者读出的请求的情况下，执行所述第二存取处理；以及管理部，在被设定为所述第二存取处理的第三页面的品质为基准值以下的情况下，将针对所述第三页面的存取方法从所述第二存取处理变更为所述第一存取处理。

【技术特征摘要】
2017.03.09 JP 2017-0452401.一种管理装置，管理由处理电路对第一存储部以及包括多个页面的非易失性存储部进行的数据的读出和写入，其中，所述管理装置具备：设定存储部，存储存取方法，该存取方法表示关于所述多个页面中的各个页面，执行针对从所述非易失性存储部传送到所述第一存储部的数据进行写入及读出的第一存取处理或者针对在所述非易失性存储部中存储的数据直接进行写入及读出的第二存取处理中的哪一个；存取处理部，在针对被设定为所述第一存取处理的第一页面接受到写入或者读出的请求的情况下，执行所述第一存取处理，在针对被设定为所述第二存取处理的第二页面接受到写入或者读出的请求的情况下，执行所述第二存取处理；以及管理部，在被设定为所述第二存取处理的第三页面的品质为基准值以下的情况下，将针对所述第三页面的存取方法从所述第二存取处理变更为所述第一存取处理。2.根据权利要求1所述的管理装置，其中，所述存取处理部在所述第一存取处理中，针对从所述非易失性存储部中的所述第一页面传送到所述第一存储部的数据进行读出和写入，将传送到所述第一存储部的数据写回到所述非易失性存储部，在所述第二存取处理中，针对所述非易失性存储部中的所述第二页面，直接读出和写入数据。3.根据权利要求1或者2所述的管理装置，其中，所述管理部在所述第三页面的品质为基准值以下的情况下，使在所述第三页面中存储的数据移动到被设定为所述第二存取处理的第四页面。4.根据权利要求3所述的管理装置，其中，所述设定存储部关于被从所述处理电路进行了数据的读出或者写入的各个页面，存储被从所述处理电路请求的请求地址，所述管理部针对所述第四页面，将与所述第三页面对应起来的请求地址对应起来，将所述第三页面变更为未与任何请求地址对应起来的未使用页面。5.根据权利要求1至4中的任意一项所述的管理装置，其中，所述管理部在所述第三页面的改写次数为预定值以上的情况下，将针对所述第三页面的存取方法从所述第二存取处理变更为所述第一存取处理。6.根据权利要求1至4中的任意一项所述的管理装置，其中，所述管理部在从所述第三页面读出的数据的错误比特数为预定值以上的情况下，将针对所述第三页面的存取方法从所述第二存取处理变更为所述第一存取处理。7.根据权利要求3所...

【专利技术属性】
技术研发人员：城田祐介，金井达德，白井智，吉村礎，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP