一种同步整流控制电路制造技术

一种同步整流控制电路，属于电子电路技术。本发明专利技术通过检测整流管的漏源压差来开启和关断整流管，包括电压检测模块、同步整流逻辑控制模块和驱动模块，电压检测模块用于检测整流管的漏源压差，同步整流逻辑控制模块用于控制整流管的最小导通时间，避免开启整流管后发生震荡，驱动模块用于提供栅极驱动。本发明专利技术提供的驱动方式简单可靠，可以大幅降低整流器的功耗，降低整流桥的温度，提升系统可靠性；同时可实现较低的导通损耗，提高发电机整体效率，起到节约能源，清洁环保的作用。

【技术实现步骤摘要】
一种同步整流控制电路
本专利技术属于电子电路技术，具体的说是涉及一种用于电机发电的整流电路的控制电路。
技术介绍
目前发电机整流器主要使用硅二极管作为整流元件，硅二极管正向压降大约为0.3～1V，大电流时通态功耗很大。随着汽车的大量普及，由硅二极管整流带来的功耗不容忽视。同步整流技术(SynchronousRectification，SR)采用低电压的功率金属-氧化物半导体场效应晶体管(PowerMOSFET)作为整流器件，利用其沟道通态电阻，可以很好的降低整流器模块的整体功耗。而采用同步整流技术的主要难度在于其整流管的栅极控制。整流管的驱动主要采用脉冲宽度调制PWM方式，其实现较为复杂，需要建立空间矢量数学模型，进行复杂的变换求解，因此在电路组成上需要大量的逻辑处理，增加了技术难度和成本；而汽车发电机受汽车转速影响，更增加了控制算法的难度，应用成本太高，不利于同步整流技术的普及。
技术实现思路
本专利技术的目的，就是针对目前同步整流技术中存在的在技术难度和成本上的问题，提出一种控制电路，用于控制电机发电的整流电路，结构简单，电路功耗低、可靠性高。本专利技术技术方案为：一种同步整流控制电路，用于控制同步整流系统中的整流管，包括电压检测模块、同步整流逻辑控制模块和驱动模块，所述电压检测模块用于检测整流管的漏源电压并产生第一检测信号和第二检测信号；所述同步整流逻辑控制模块包括最小导通时间产生模块、周期性唤醒模块、最小消隐时间产生模块、第一或门T2和第四反相器T3，所述最小导通时间产生模块包括第一D触发器D1、第二反相器G1、第二或门G2、第一与非门G3和第一上升沿延迟模块，第二反相器G1的输入端连接第一与非门G3的第一输入端和第一或门T2的输出端，其输出端连接第一D触发器D1的时钟端；第一或门T2的第一输入端连接所述第一检测信号；第一D触发器D1的数据输入端连接使能信号EN，其复位端连接第二或门G2的输出端，其Q输出端连接第一上升沿延迟模块的输入端，其Q非输出端连接第一与非门G3的第二输入端；第二或门G2的第一输入端连接使能信号的反相信号ENB，其第二输入端连接第四反相器T3的输出端，其第三输入端连接第一上升沿延迟模块的输出端；第四反相器T3的输入端连接所述第二检测信号；第一与非门G3的输出端作为所述最小导通时间产生模块的输出端；所述周期性唤醒模块包括第二D触发器D2、第一与非门G4、第三或门G5、第一与门G6和第二上升沿延迟模块，第二D触发器D2的时钟端连接第一或门T2的输出端，其数据输入端连接第三或门G5的第二输入端和所述最小导通时间产生模块中第一D触发器D1的Q输出端，其复位端连接第一与非门G4的输出端，其Q输出端连接第一或门T2的第二输入端，其Q非输出端连接第三或门G5的第一输入端；第一与门G6的第一输入端连接第三或门G5的输出端并作为所述周期性唤醒模块的输出端，其第二输入端连接所述第一检测信号，其输出端连接第二上升沿延迟模块的输入端；第一与非门G4的第一输入端连接第二上升沿延迟模块的输出端，其第二输入端连接所述使能信号的反相信号ENB，其第三输入端连接第四反相器T3的输出端；所述最小消隐时间产生模块包括第三D触发器D3、第三上升沿延迟模块、第二与门G7、第四或门G8和第五或门G9，第二与门G7的第一输入端连接第一或门T2的输出端，其第二输入端连接所述最小导通时间产生模块中第一D触发器D1的Q非输出端，其第三输入端连接所述周期性唤醒模块中第二D触发器D2的Q非输出端，其输出端连接第三D触发器D3的时钟端和第五或门G9的第一输入端；第三D触发器D3的数据输入端连接使能信号EN，其复位端连接第四或门G8的输出端，其Q输出端连接第三上升沿延迟模块的输入端和第五或门G9的第二输入端；第五或门G9的输出端作为所述最小消隐时间产生模块的输出端；第四或门G8的第一输入端连接第三上升沿延迟模块的输出端，其第二输入端连接所述周期性唤醒模块中第二D触发器D2的Q输出端，其第三输入端连接第四反相器T3的输出端；所述驱动模块的第一输入端所述最小导通时间产生模块的输出端，其第二输入端连接所述周期性唤醒模块的输出端，其第三输入端连接所述最小消隐时间产生模块的输出端，其输出端连接所述整流管的栅极。具体的，所述电压检测模块包括第一比较器Comp1、第二比较器Comp2、第一电压源和第二电压源，第一比较器Comp1的同相输入端连接所述整流管的漏极，其反相输入端连接第一电压源的正向端，其输出端输出所述第一检测信号；第二比较器Comp2的同相输入端连接第二电压源的正向端，其反相输入端连接所述整流管的漏极，其输出端输出所述第二检测信号；第一电压源和第二电压源的负向端连接所述整流管的源极。具体的，所述第一比较器Comp1为迟滞比较器。具体的，所述第一上升沿延迟模块、第二上升沿延迟模块和第三上升沿延迟模块具有相同的结构，所述第一上升沿延迟模块包括第一电流源I1、第一电容C1、第一MOS管M1、第二或非门T5、第二与非门T6和第一施密特触发器T7，第二与非门T6的第一输入端作为所述第一上升沿延迟模块的输入端，其第二输入端连接所述使能信号EN，其输出端连接第一MOS管M1的栅极；第一电容C1的一端连接第一MOS管M1的漏极、第一施密特触发器T7的输入端和第一电流源I1的负向端，其另一端连接第一MOS管M1的源极并接地；第一电流源I1的正向端连接电源电压；第二或非门T5的输入端连接第一施密特触发器T7的输出端，其输出端作为所述第一上升沿延迟模块的输出端。具体的，所述同步整流逻辑控制模块还包括用于产生所述使能信号EN的反相信号的第一反相器T1，第一反相器T1的输入端连接所述使能信号EN，其输出端输出所述使能信号的反相信号ENB。具体的，所述驱动模块包括第三与门T4、第二或非门T5和驱动输出级，第三与门T4的第一输入端作为所述驱动模块的第一输入端，其第二输入端连接第二或非门T5的输出端，其输出端连接所述驱动输出级的输入端；第二或非门T5的第一输入端作为所述驱动模块的第二输入端，其第二输入端作为所述驱动模块的第三输入端；所述驱动输出级包括偶数个级联的反相器，其输出端作为所述驱动模块的输出端。本专利技术的有益效果为：本专利技术提供的控制电路，通过检测发电机整流器中的整流管的漏源压差控制整流管的导通和关断，能够实现整流器具有较低的导通损耗，提高发电机的整体效率，驱动方式简单可靠，且节约能源，清洁环保；同时本专利技术提供的控制电路可以大幅降低整流器的功耗，降低了整流桥的温度，提升了系统可靠性。附图说明图1是本专利技术提供的一种同步整流控制电路的整体结构示意图。图2是本专利技术提供的一种同步整流控制电路在实施例中的具体电路结构示意图。图3是本专利技术提供的一种同步整流控制电路中的上升沿延迟模块在实施例中的电路结构示意图。图4是本专利技术提供的一种同步整流控制电路的工作流程图。具体实施方式下面结合附图和具体实施例，详细描述本专利技术的技术方案。本专利技术提出的一种同步整流控制电路，通过检测同步整流电路中整流管(即功率MOSFET)的漏源压差来开启和关断整流管。如图1所示，包括电压检测模块、同步整流逻辑控制模块和驱动模块，电压检测模块用于检测整流管(即外置功率MOSFET)的漏极和源极之间电压差，同步本文档来自技高网...

【技术保护点】
1.一种同步整流控制电路，用于控制同步整流系统中的整流管，其特征在于，包括电压检测模块、同步整流逻辑控制模块和驱动模块，所述电压检测模块用于检测整流管的漏源电压并产生第一检测信号和第二检测信号；所述同步整流逻辑控制模块包括最小导通时间产生模块、周期性唤醒模块、最小消隐时间产生模块、第一或门(T2)和第四反相器(T3)，所述最小导通时间产生模块包括第一D触发器(D1)、第二反相器(G1)、第二或门(G2)、第一与非门(G3)和第一上升沿延迟模块，第二反相器(G1)的输入端连接第一与非门(G3)的第一输入端和第一或门(T2)的输出端，其输出端连接第一D触发器(D1)的时钟端；第一或门(T2)的第一输入端连接所述第一检测信号；第一D触发器(D1)的数据输入端连接使能信号(EN)，其复位端连接第二或门(G2)的输出端，其Q输出端连接第一上升沿延迟模块的输入端，其Q非输出端连接第一与非门(G3)的第二输入端；第二或门(G2)的第一输入端连接使能信号的反相信号(ENB)，其第二输入端连接第四反相器(T3)的输出端，其第三输入端连接第一上升沿延迟模块的输出端；第四反相器(T3)的输入端连接所述第二检测信号；第一与非门(G3)的输出端作为所述最小导通时间产生模块的输出端；所述周期性唤醒模块包括第二D触发器(D2)、第一与非门(G4)、第三或门(G5)、第一与门(G6)和第二上升沿延迟模块，第二D触发器(D2)的时钟端连接第一或门(T2)的输出端，其数据输入端连接第三或门(G5)的第二输入端和所述最小导通时间产生模块中第一D触发器(D1)的Q输出端，其复位端连接第一与非门(G4)的输出端，其Q输出端连接第一或门(T2)的第二输入端，其Q非输出端连接第三或门(G5)的第一输入端；第一与门(G6)的第一输入端连接第三或门(G5)的输出端并作为所述周期性唤醒模块的输出端，其第二输入端连接所述第一检测信号，其输出端连接第二上升沿延迟模块的输入端；第一与非门(G4)的第一输入端连接第二上升沿延迟模块的输出端，其第二输入端连接所述使能信号的反相信号(ENB)，其第三输入端连接第四反相器(T3)的输出端；所述最小消隐时间产生模块包括第三D触发器(D3)、第三上升沿延迟模块、第二与门(G7)、第四或门(G8)和第五或门(G9)，第二与门(G7)的第一输入端连接第一或门(T2)的输出端，其第二输入端连接所述最小导通时间产生模块中第一D触发器(D1)的Q非输出端，其第三输入端连接所述周期性唤醒模块中第二D触发器(D2)的Q非输出端，其输出端连接第三D触发器(D3)的时钟端和第五或门(G9)的第一输入端；第三D触发器(D3)的数据输入端连接使能信号(EN)，其复位端连接第四或门(G8)的输出端，其Q输出端连接第三上升沿延迟模块的输入端和第五或门(G9)的第二输入端；第五或门(G9)的输出端作为所述最小消隐时间产生模块的输出端；第四或门(G8)的第一输入端连接第三上升沿延迟模块的输出端，其第二输入端连接所述周期性唤醒模块中第二D触发器(D2)的Q输出端，其第三输入端连接第四反相器(T3)的输出端；所述驱动模块的第一输入端所述最小导通时间产生模块的输出端，其第二输入端连接所述周期性唤醒模块的输出端，其第三输入端连接所述最小消隐时间产生模块的输出端，其输出端连接所述整流管的栅极。...

【技术特征摘要】
1.一种同步整流控制电路，用于控制同步整流系统中的整流管，其特征在于，包括电压检测模块、同步整流逻辑控制模块和驱动模块，所述电压检测模块用于检测整流管的漏源电压并产生第一检测信号和第二检测信号；所述同步整流逻辑控制模块包括最小导通时间产生模块、周期性唤醒模块、最小消隐时间产生模块、第一或门(T2)和第四反相器(T3)，所述最小导通时间产生模块包括第一D触发器(D1)、第二反相器(G1)、第二或门(G2)、第一与非门(G3)和第一上升沿延迟模块，第二反相器(G1)的输入端连接第一与非门(G3)的第一输入端和第一或门(T2)的输出端，其输出端连接第一D触发器(D1)的时钟端；第一或门(T2)的第一输入端连接所述第一检测信号；第一D触发器(D1)的数据输入端连接使能信号(EN)，其复位端连接第二或门(G2)的输出端，其Q输出端连接第一上升沿延迟模块的输入端，其Q非输出端连接第一与非门(G3)的第二输入端；第二或门(G2)的第一输入端连接使能信号的反相信号(ENB)，其第二输入端连接第四反相器(T3)的输出端，其第三输入端连接第一上升沿延迟模块的输出端；第四反相器(T3)的输入端连接所述第二检测信号；第一与非门(G3)的输出端作为所述最小导通时间产生模块的输出端；所述周期性唤醒模块包括第二D触发器(D2)、第一与非门(G4)、第三或门(G5)、第一与门(G6)和第二上升沿延迟模块，第二D触发器(D2)的时钟端连接第一或门(T2)的输出端，其数据输入端连接第三或门(G5)的第二输入端和所述最小导通时间产生模块中第一D触发器(D1)的Q输出端，其复位端连接第一与非门(G4)的输出端，其Q输出端连接第一或门(T2)的第二输入端，其Q非输出端连接第三或门(G5)的第一输入端；第一与门(G6)的第一输入端连接第三或门(G5)的输出端并作为所述周期性唤醒模块的输出端，其第二输入端连接所述第一检测信号，其输出端连接第二上升沿延迟模块的输入端；第一与非门(G4)的第一输入端连接第二上升沿延迟模块的输出端，其第二输入端连接所述使能信号的反相信号(ENB)，其第三输入端连接第四反相器(T3)的输出端；所述最小消隐时间产生模块包括第三D触发器(D3)、第三上升沿延迟模块、第二与门(G7)、第四或门(G8)和第五或门(G9)，第二与门(G7)的第一输入端连接第一或门(T2)的输出端，其第二输入端连接所述最小导通时间产生模块中第一D触发器(D1)的Q非输出端，其第三输入端连接所述周期性唤醒模块中第二D触发器(D2)的Q非输出端，其输出端连接第三D触发器(D3)的时钟端和第五或门(G9)的第一输入端；第三D触发器(D3)的数据输入端连接使能信号(EN)，其复位端连接第四或门(G8)的输出端，其Q输出端连接第三上升沿延迟模块的输入端和第五或门(G9)的第二输入端；第...

【专利技术属性】
技术研发人员：李泽宏，熊涵风，罗仕麟，张成发，赵念，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51