熵编码器、熵译码器及对应地熵编码方法和熵译码方法技术

本发明专利技术提供一种熵编码器、熵译码器及对应地方法。熵编码器包括：熵编码电路，被布置为接收像素组的多个符号，并且对从像素组的多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，第一比特流部分包含像素组的多个符号的编码幅度数据，并且第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个。本发明专利技术的熵编码器、熵译码器及对应地方法可以获取提取的比特流片段的比特流片段的比特流位置。

Entropy encoder, entropy decoder and corresponding entropy coding method and entropy decoding method

The invention provides an entropy encoder, an entropy decoder and a corresponding method. The entropy encoder comprises an entropy encoding circuit arranged to receive a plurality of symbols of a pixel group, and entropy encoding data derived from the plurality of symbols of the pixel group to generate a bit stream segment composed of a first bit stream portion and a second bit stream portion, wherein the first bit stream portion contains a plurality of symbols of the pixel group. Encoded amplitude data, and the second bit stream section contains encoded positive and negative sign data of at least a portion of a plurality of symbols of a pixel group; and the size determination circuit is arranged to determine the size of the bit stream section, wherein the bit stream section includes at least one of the first bit stream section and the second bit stream section. The entropy encoder, the entropy decoder and the corresponding local method of the invention can obtain the bit stream position of the extracted bit stream fragment.

【技术实现步骤摘要】
熵编码器、熵译码器及对应地熵编码方法和熵译码方法
本专利技术所公开的实施例涉及熵编码和译码，更具体地，涉及用于通过确定至少一个比特流部分(例如，用于携带编码的正负号数据(signdata)的比特流部分)的大小来执行熵编码和熵译码的方法和装置。
技术介绍
一般来说，视频译码器性能通常受熵译码性能的限制。一种常规视频编码技术是将一个帧分割成多个片(slice)并且独立地对每个片进行编码。以这种方式，每个编码片可以在视频译码器处可独立译码。举例来说，视频编码器可经配置以具有用于单独产生不同比特流段的多个熵编码单元，且视频译码器可经配置以具有用于对从视频编码器发送的编码比特流中包括的不同比特流段进行并行熵译码的多个熵译码单元。关于视频编码器，需要知道用于组合比特流片段以形成经编码(或简写为编码)比特流的比特流片段的比特流位置。关于视频译码器，需要知道用于从经编码(或简写为编码)比特流提取比特流片段的比特流片段的比特流位置。
技术实现思路
依据本专利技术的示范性实施例，提出一种熵编码器、熵译码器及对应地方法以解决上述问题。依据本专利技术的一个实施例，提出一种熵编码器，包括：熵编码电路，被布置为接收像素组的多个符号，并且对从像素组的多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，第一比特流部分包含像素组的多个符号的编码幅度数据，并且第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个。依据本专利技术的另一实施例，提出一种熵译码器，包括：熵译码电路，被布置为接收由第一比特流部分和第二比特流部分组成的比特流段，并且对比特流段进行熵译码以获得像素组的多个符号的译码数据，其中第一比特流部分包含像素组的多个符号的编码幅度数据，第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个。依据本专利技术的另一实施例，提出一种熵编码方法，包括：接收像素组的多个符号；对从像素组的多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，第一比特流部分包含像素组的多个符号的编码幅度数据，并且第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据；以及确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个。依据本专利技术的又一实施例，提出一种熵解碼方法，包括接收由第一比特流部分和第二比特流部分组成的比特流段；确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个；以及对比特流段进行熵译码以获得像素组的多个符号的译码数据；其中第一比特流部分包含像素组的多个符号的编码幅度数据，第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据。本专利技术的熵编码器、熵译码器及对应地方法可以获取提取的比特流片段的比特流片段的比特流位置。【附图说明】图1是示出根据本专利技术实施例的示例性熵编码器的框图。图2是示出图1所示的部分电路组件的示例性电路设计的图。图3是示出根据本专利技术实施例的示例性熵译码器的框图。图4是根据本专利技术的一个实施例示出图3所示的部分电路组件的第一示例性电路设计的图。图5是根据本专利技术的一个实施例示出图3所示的部分电路组件的第二示例性电路设计的图。【具体实施方式】在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异异来作为区分组件的方式，而是以组件在功能上的差异异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。本专利技术提出分别对符号(symbol)的幅度数据(magnitudedata)(例如，预测残差的绝对值，量化预测残差的绝对值或量化变换系数的绝对值)和符号的正负号数据应用熵编码，从而生成第一比特流部分和第二比特流部分，它们被级联以形成最终比特流段，其中第一比特流部分包含符号的编码幅度数据，第二比特流部分包含符号的编码正负号数据(signdata)。在下面的说明书描述中，术语“符号”可以指由熵编码器熵编码的任何数据。例如，符号与残差相关联或对应于残差，诸如在高级显示流压缩(advanceddisplaystreamcompression，简写为A-DSC)块预测模式下的量化预测残差或在A-DSC变换模式下的量化变换系数。对于另一示例，符号是在A-DSC传输模式下的量化的变换系数。由于符号的幅度数据和正负号数据被单独地熵编码，因此可以采用正负号数据移除技术来通过减小第二比特流部分的大小来缩短最终比特流段。例如，当符号值具有零幅度时，符号值的幅度数据被编码为第一比特流部分的一部分，而符号值的正负号数据不呈现在第二比特流部分中。一个图像可以包括一个或多个片，一个片可以包括一个或多个块，并且一个块可以包括一个或多个像素组。作为示例而非限制，具有固定压缩比的压缩算法可以用于对每个片进行熵编码，使得每个压缩片的大小由固定压缩比限制。考虑其中2×2像素组包括4个像素并且2×2像素组的符号包括4个符号值{3，0，5，-20}的情况。因此，符号值{3，0，5，-20}的幅度数据(即，绝对值)是{3，0，5，20}，并且符号值{3，0，5，20}的正负号数据是{+，+，+，-}。以二进制符号呈现符号值{3，0，5，20}中的每一者所需的最大比特深度(bit-depth)为5。因此，绝对值{3，0，5，20}中的每一者以最大比特深度进行熵编码，使得每个符号值的编码幅度数据的大小等于相同的最大比特深度。例如，幅度数据{3，0，5，20}的熵编码结果可以是{00011，00000，00101，1010}。因此，第一比特流部分包括“00011000000010110100”。正负号数据{+，+，+，-}的熵编码使用一个比特来表示一个符号值的正负号数据，并且使用正负号数据去除来去除具有零幅度的任何符号值的正负号数据。例如，正号{+}由“0”表示，负号{-}由“1”表示。由于第二符号值{0}具有零大小，所以第二符号值{0}的正负号数据不包括在第二比特流部分中。因此，第二比特流部分包括“001”。第一比特流部分和第二比特流部分被级联以形成最终比特流段“00011000000010110100001”。另外，可在最终比特流段中对最大比特深度信息{5}进行编码和用信号发送。例如，第一比特流部分还包括在符号的编码幅度数据之前的编码的最大比特深度信息。如上所述，可以单独地执行幅度数据的熵编码和正负号数据的熵编码，并且组合第一比特流部分和第二比特流部分以形成最终比特流段用于携带对应于一个像素组的符号的信息。因此，熵编码器可能需要知道最终比特流段中的第一比特流部分的末端本文档来自技高网...

【技术保护点】
1.一种熵编码器，其特征在于，包括：熵编码电路，被布置为接收像素组的多个符号，并且对从所述像素组的所述多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，并且所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个。

【技术特征摘要】
2017.02.02 US 15/422,4841.一种熵编码器，其特征在于，包括：熵编码电路，被布置为接收像素组的多个符号，并且对从所述像素组的所述多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，并且所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个。2.根据权利要求1所述的熵编码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且所述熵编码器还包括：零检测电路，其被布置为对所多个述符号值的多个幅度值执行零值检查以分别产生多个零值检查结果，其中当符号值具有非零幅度值时，相应的零值检查结果由第一值设置，并且当所述符号值具有零幅度值时，所述相应的零值检查结果通过第二值设置；其中所述比特流部分是所述第二比特流部分，并且所述大小确定电路根据所述多个零值检查结果确定所述第二比特流部分的所述大小。3.根据权利要求2所述的熵编码器，其特征在于，所述大小确定电路将所述第二比特流部分的所述大小设置为包括在所述多个零值检查结果中的第一值的数量。4.根据权利要求1所述的熵编码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且当任一符号值具有零幅度值时，所述第二比特流部分不包含所述符号值的编码正负号值。5.根据权利要求1所述的熵编码器，其特征在于，所述熵编码电路还被配置为确定与所述像素组的所述多个符号的所述幅度数据的熵编码相关联的比特深度值，并且所述熵编码器还包括：第一比特流位置确定电路，被布置为根据至少所述比特深度值计算第一比特流位置，其中所述第一比特流位置指示所述比特流段中的所述第一比特流部分的末端的位置。6.根据权利要求5所述的熵编码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，每个符号值的编码幅度值的比特深度等于所述比特深度值，并且所述第一比特流位置确定电路至少根据所述比特深度值和所述像素组中包括的所述多个像素的数量的乘积来计算所述第一比特流位置。7.根据权利要求5所述的熵编码器，其特征在于，还包括：第二比特流位置确定电路，包括所述大小确定电路，并且被布置为根据所述第一比特流位置和所述比特流部分的所述大小来计算第二比特流位置，其中所述比特流部分是所述第二比特流部分，并且所述第二比特流位置指示所述第二比特流部分的末端在所述比特流段中的位置。8.根据权利要求1所述的熵编码器，其特征在于，还包括：比特流位置确定电路，包括所述大小确定电路，并且被布置为根据至少所述比特流部分的所述大小来计算比特流位置，其中，所述比特流位置指示所述比特流段中的所述第二比特流部分的末端的位置。9.根据权利要求1所述的熵编码器，其特征在于，所述大小确定电路通过使用查找表或多路复用器来确定所述比特流部分的所述大小。10.一种熵译码器，其特征在于，包括：熵译码电路，被布置为接收由第一比特流部分和第二比特流部分组成的比特流段，并且对所述比特流段进行熵译码以获得像素组的多个符号的译码数据，其中所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个。11.根据权利要求10所述的熵译码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，所述第一比特流部分包括所述多个符号值的多个编码幅度值，所述熵译码器还包括：零检查电路，其被布置以对所述多个符号值的所述多个编码幅度值分别执行零值检查以产生多个零值检查结果，其中当符号值的编码幅度值具有非零值时，通过第一值设置相应的零值检查结果，并且当所述符号值的所述编码幅度值具有零值时，通过第二值设置所述相应的零值检查结果；其中所述比特流部分是所述第二比特流部分，并且所述大小确定电路根据所述多个零值检查结果确定所述第二比特流部分的所述大小。12.根据权利要求11所述的熵译码器，其特征在于，所述大小确定电路将所述第二比特流部分的所述大小设置为包括在所述多个零值检查结果中的第一值的数量。13.根据权利要求10所述的熵译码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且当任一符号值具有零幅度值时，所述第二比特流部分不包含所述符号值的编码正负号值。14.根据权利要求10所述的熵译码器，其特征在于，所述第一比特流部分包括编码比特深度值，所述熵译码电路译码所述编码比特深度值，以获得与所述像素组的所述多个符号的所述编码幅度数据的熵译码相关联的译码比特深度值，所述熵译码器还包括：第一比特流位置确定电路，被布置为根据至少所述译码比特深度值计算第一比特流位置，其中所述第一比特流位置指示所述比特流段中的所述第一比特流部分的末端的位置。15.根据权利要求14所述的熵译码器，其特征在于，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，所述第一比特流部分包括所述多个符号值的多个编码幅度值，每个符号值的编码幅度值的比特深度等于所述解碼比特深度值，并且所述第一比特流位置确定电路至少根据所述译码比特深度值和包括在所述像素组中的所述多个像素的数量的乘积来计算所述第一比特流位置。16.根据权利要求14所述的熵译码器，其特征在于，还包括：第二比特流位置确定电路，包括所述大小确定电路，并且被布置为根据所述第一比特流位置和所述比特流部分的所述大小来计算第二比特流位置，其中所述比特流部分是所述第二比特流部分，并且所述第二比特流位置指示所述第二比特流部分的末端在所述比特流段中的位置。17.根据权利要求10所述的熵译码器，...

【专利技术属性】
技术研发人员：吴东兴，陈立恒，周汉良，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71