一种对侧级联半导体芯片装置及级联方法制造方法及图纸

本发明专利技术公开了一种对侧级联半导体芯片装置及级联方法，装置包括：绝缘基板，所述的绝缘基板上具有第一通孔；分别组装于绝缘基板两侧的第一半导体芯片和第二半导体芯片；其中，第一半导体芯片具有第二通孔，第二半导体芯片具有第三通孔，在组装完成后第一通孔、第二通孔和第三通孔形成一个完整的通孔；所述的第一通孔、第二通孔和第三通孔均具有金属化侧壁；填充至所述完整的通孔并烧结成型的导电填充剂。本发明专利技术采用半导体工艺，通过金属化侧壁加工以及对应位置组装，在通孔中实现导电填充剂填充，使得在同一个基板的两侧实现两款芯片的级联，有效的节省了封装空间，同时有效的避免bond线引入的风险。

A contralateral cascaded semiconductor chip device and cascade method

The invention discloses a side cascade semiconductor chip device and a cascade method. The device comprises an insulating substrate, a first pass on the insulating substrate, a first semiconductor chip and a second semiconductor chip respectively assembled on both sides of the insulating substrate, in which the first half guide chip has a second through hole and a second half guide. The body chip has a third - pass hole, forming a complete through hole in the first - through, second - through, and third - through holes after the assembly is completed; the first, second, and third holes all have a metallized side wall; a conductive filling agent is filled to the complete through hole and sintered. The invention adopts the semiconductor technology, through the metallized side wall processing and the corresponding position assembly, the conductive filler is filled in the through hole, making the cascade of two chips on the two sides of the same substrate, effectively saving the packaging space and effectively avoiding the risk of the introduction of the bond line.

【技术实现步骤摘要】
一种对侧级联半导体芯片装置及级联方法
本专利技术涉及半导体制作领域，尤其涉及一种对侧级联半导体芯片装置及级联方法。
技术介绍
随着科学技术的不断进步，人们的需求日益提升，对半导体芯片的要求越来越高。同时，人们需求的提升，单一芯片虽在结构、功能、集成度越来越复杂，但受限于材质、基础物理理论等因素，往往需要多个不同种类、不同功能的芯片进行级联，例如目前广泛应用的射频前端芯片，从架构上来看，需开关芯片、功率放大芯片、低噪声芯片等多个芯片级联。当前，微波射频芯片多采用金属bond线（邦定线）的方式级联，存在诸多弊端：（1）bond线可靠性有风险：目前为自动化机器bond线，由于bond线多为悬空，在实际使用中，存在bond线与封装材质等接触，导致信号泄漏和bond线断裂的风险。（2）bond线方式会引入部分插损，影响高频性能：一般bond线在微波等效电路中含有电阻和电感，影响高频特性，尤其是毫米波频段。因此需要一种新的对侧级联装置及方法避免bond线引入的风险，使得芯片级联效果更好。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种平面级联半导体芯片装置及级联方法，解决现有技术bond线引入的问题。本专利技术的目的是通过以下技术方案来实现的：一种对侧级联半导体芯片装置，包括：绝缘基板，所述的绝缘基板上具有第一通孔；分别组装于绝缘基板两侧的第一半导体芯片和第二半导体芯片；其中，第一半导体芯片具有第二通孔，第二半导体芯片具有第三通孔，在组装完成后第一通孔、第二通孔和第三通孔形成一个完整的通孔；所述的第一通孔、第二通孔和第三通孔均具有金属化侧壁；填充至所述完整的通孔并烧结成型的导电填充剂。进一步地，在组装至所述绝缘基板前，所述的第一半导体芯片和第二半导体芯片的表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现通孔位置定义；之后采用蚀刻工艺，在第一半导体芯片上蚀刻出第二通孔，并在第二半导体芯片上蚀刻出第三通孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。进一步地，所述的导电填充剂为纳米银浆。进一步地，所述的纳米银浆的烧结温度小于等于130℃。进一步地，在绝缘基板被组装前，采用干法蚀刻或者激光打孔的方式，在绝缘基板上制作第一通孔。进一步地，所述的第一通孔的尺寸均大于第二通孔和第三通孔的尺寸。进一步地，所述的金属化侧壁的材料包括Au、Cu、Ti、Pt及其组合。本专利技术还提供一种对侧级联半导体芯片级联方法，包括以下步骤：S01：采用溅射工艺，分别对绝缘基板的第一通孔、第一半导体芯片的第二通孔和第二半导体芯片的第三通孔形成金属化侧壁；S02：将第一半导体芯片和第二半导体芯片以通孔相对应的位置分别组装在绝缘基板的两侧，其中组装完成的三个通孔形成一个完整的通孔；S03：在所述的完整的通孔中填充导电填充剂，并烧结成型。进一步地，所述的方法还包括绝缘基板通孔制作步骤、半导体芯片通孔制作步骤和光刻胶去除步骤；其中绝缘基板通孔制作步骤和半导体芯片通孔制作步骤在步骤S01之前，光刻胶去除步骤在步骤S03之后；所述的绝缘基板通孔制作步骤包括：采用干法蚀刻或者激光打孔的方式，在绝缘基板上制作第一通孔；所述的半导体芯片通孔制作步骤包括以下子步骤：S001：分别在待级联的第一半导体芯片和第二半导体芯片的表面涂覆光刻胶，采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，定义第二通孔和第三通孔位置；S002：采用蚀刻工艺，在待级联的第一半导体芯片制作第二通孔，并在待级联的第二半导体芯片制作第三通孔；所述的光刻胶去除步骤包括：去除所述光刻胶。进一步地，所述的导电填充剂为纳米银浆，烧结成型的温度不损伤光刻胶。本专利技术的有益效果是：（1）本专利技术采用半导体工艺，通过金属化侧壁加工以及对应位置组装，在通孔中实现导电填充剂填充，使得在同一个基板的两侧实现两款芯片的级联，有效的节省了封装空间，同时有效的避免bond线引入的风险。（2）本专利技术还提供了一种半导体芯片通孔和绝缘基板通孔的制作，包括对没有通孔的半导体芯片和绝缘基板制作新的通孔、以及对已有通孔的半导体芯片和绝缘基板制作新的通孔，采用光刻、ICP-RIE等半导体工艺，对通孔进行加工，具有精度高，重复性好等优点，尤其适用于高频、大批量生产。（3）本专利技术采用纳米银浆作为导电填充剂，当材料达到纳米量级时，具有很高的表面活性和表面能，烧结温度远低于块体材料，固化后形成的材料具有与块体相似的物理和电学性能。因金属银具有良好的热导率、导电性和抗腐蚀性，使得纳米银浆其低温烧结，可高温服役，使得在制作过程中的温度不高，满足对半导体芯片上具有光刻胶时候的加工，不会对光刻胶进行破坏。同时光刻胶在最后才去除，有利于杜绝纳米银浆对半导体芯片表面的污染。附图说明图1为本专利技术装置侧面示意图；图2为本专利技术装置俯视示意图；图3本专利技术方法流程图；图4为步骤S00中绝缘基板制作第一通孔示意图；图5为半导体芯片加工之前的示意图；图6为步骤S001第二通孔和第三通孔定义示意图；图7为步骤S002第二通孔和三瞳孔制作完成示意图；图8为步骤S02中组装完成侧视图；图9为步骤S02中组装完成俯视图；图中，1-绝缘基板，2-第一半导体芯片，3-第二半导体芯片，4-导电填充剂，5-第一通孔,6-光刻胶，7-第二通孔，8-第三通孔，9-完整的通孔。具体实施方式下面结合附图进一步详细描述本专利技术的技术方案：如图1和图2所示，一种对侧级联半导体芯片装置，包括：绝缘基板1，所述的绝缘基板1上具有第一通孔5；分别组装于绝缘基板1两侧的第一半导体芯片2和第二半导体芯片3；其中，第一半导体芯片2具有第二通孔7，第二半导体芯片3具有第三通孔8，在组装完成后第一通孔5、第二通孔7和第三通孔8形成一个完整的通孔9；所述的第一通孔5、第二通孔7和第三通孔8均具有金属化侧壁；填充至所述完整的通孔9并烧结成型的导电填充剂4。在本实施例中，所述的半导体芯片可以是开关芯片、功率放大芯片、低噪声芯片中的任意一种或者多种，根据实际的输入输出关系进行选择。更优地，在本实施例中，在组装至所述绝缘基板1前，所述的第一半导体芯片2和第二半导体芯片3的表面涂覆有光刻胶6并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现通孔位置定义；之后采用蚀刻工艺，在第一半导体芯片2上蚀刻出第二通孔7，并在第二半导体芯片3上蚀刻出第三通孔8；在导电填充剂4填充完成并烧结成型后，去除所述光刻胶6。优选地，所述的光刻胶6的厚度≥5um。其中，如果在第二通孔7和第三通孔8蚀刻后立刻取出光刻胶6，在之后填充纳米银浆（下述优选实施例），由于纳米银浆是胶体，会存在纳米银浆污染芯片表面的状况，如果芯片表面未做SiN钝化层，会直接导致芯片失效。即本步骤不仅可以实现通孔的加工，还可以对没有钝化层的半导体芯片的表面进行保护，杜绝纳米银浆对半导体芯片表面的污染。更优地，在本实施例中，所述的导电填充剂4为纳米银浆。其中，纳米银以其出色的电学特性已广泛应用于芯片制作中。材料科学研究表明当材料达到纳米量级时，具有很高的表面活性和表面能，烧结温度远低于块体材料，固化后形成的材料具有与块体相似的物理和电学性能。因金属银具有良好的热导率、导电性和抗腐蚀性，使得纳米银浆一致是人们研究较热的材料。纳米银浆的主要特点是低温本文档来自技高网...

【技术保护点】
1.一种对侧级联半导体芯片装置，其特征在于：包括：绝缘基板，所述的绝缘基板上具有第一通孔；分别组装于绝缘基板两侧的第一半导体芯片和第二半导体芯片；其中，第一半导体芯片具有第二通孔，第二半导体芯片具有第三通孔，在组装完成后第一通孔、第二通孔和第三通孔形成一个完整的通孔；所述的第一通孔、第二通孔和第三通孔均具有金属化侧壁；填充至所述完整的通孔并烧结成型的导电填充剂。

【技术特征摘要】
1.一种对侧级联半导体芯片装置，其特征在于：包括：绝缘基板，所述的绝缘基板上具有第一通孔；分别组装于绝缘基板两侧的第一半导体芯片和第二半导体芯片；其中，第一半导体芯片具有第二通孔，第二半导体芯片具有第三通孔，在组装完成后第一通孔、第二通孔和第三通孔形成一个完整的通孔；所述的第一通孔、第二通孔和第三通孔均具有金属化侧壁；填充至所述完整的通孔并烧结成型的导电填充剂。2.根据权利要求1所述的一种对侧级联半导体芯片装置，其特征在于：在组装至所述绝缘基板前，所述的第一半导体芯片和第二半导体芯片的表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现通孔位置定义；之后采用蚀刻工艺，在第一半导体芯片上蚀刻出第二通孔，并在第二半导体芯片上蚀刻出第三通孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。3.根据权利要求2所述的一种对侧级联半导体芯片装置，其特征在于：所述的导电填充剂为纳米银浆。4.根据权利要求3所述的一种对侧级联半导体芯片装置，其特征在于：所述的纳米银浆的烧结温度小于等于130℃。5.根据权利要求1所述的一种对侧级联半导体芯片装置，其特征在于：在绝缘基板被组装前，采用干法蚀刻或者激光打孔的方式，在绝缘基板上制作第一通孔。6.根据权利要求1所述的一种对侧级联半导体芯片装置，其特征在于：所述的第一通孔的尺寸均大于第二通孔和第三通孔的尺寸。7.根据权利要求1所述的一种对侧级联半导体芯片装置，其...

【专利技术属性】
技术研发人员：陈一峰，
申请(专利权)人：成都海威华芯科技有限公司，
类型：发明
国别省市：四川,51