一种不含有机物的低温芯片贴装方法及芯片贴装结构技术

本公开涉及一种不含有机物的低温芯片贴装方法及芯片贴装结构，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将二者进行贴装。本公开芯片贴装方法可实现贴装结构的低温连接和高温服役，并且在烧结过程中和烧结后形成的贴装结构中均不存在有机物，消除有机物对于芯片贴装过程和贴装结构整体性能的不利影响。

Cryogenic chip mounting method without organic substance and chip mounting structure

The present disclosure relates to a cryogenic chip mounting method and a chip mounting structure without organic matter. The method includes: depositing a connection layer on the surface of the chip, attaching the chip to the connecting piece through the connection layer, or depositing the connection layer on the surface of the connector, and attaching the connector to the chip through the connection layer. The connection layer is deposited on the chip and the surface of the connecting piece, and the two parts are mounted. This open chip can realize the low temperature connection and high temperature service of the mounting structure, and there is no organic matter in the sintering process and after the sintering. It can eliminate the adverse effects of organic matter on the chip mounting process and the overall performance of the mounting structure.

【技术实现步骤摘要】
一种不含有机物的低温芯片贴装方法及芯片贴装结构
本公开涉及半导体
，具体地，涉及一种不含有机物的低温芯片贴装方法及芯片贴装结构。
技术介绍
芯片贴装(dieattach)是半导体器件制程的关键步骤之一。近些年来，IC器件的集成度不断增加，器件整体体积趋于减小，带来更高的能量密度以及更严峻的热管理问题；功率半导体器件的功率容量亦不断增大，并越来越多地被要求用于300℃以上的严苛工作场合；随着SiC基、GaN基等新一代半导体器件的研发和应用，为充分发挥此类宽禁带半导体优异的材料特性，进一步提升芯片工作结温和器件功率密度仍然是今后的发展趋势。而传统的低熔点铅基芯片贴装材料显然无法满足器件在更高温度和更高能量密度下的使用要求。为提高半导体器件/模块在高温下的性能表现，需要突破现有贴装材料高温服役性能不足的瓶颈。另一方面，过高的芯片贴装温度既会对半导体模块中的某些温度敏感器件造成潜在损伤，又会因连接材料与基底的热膨胀系数不同而造成较大的残余应力，影响连接层的力学性能。因而，研究人员致力于开发能同时满足低温连接和高温服役要求的芯片贴装材料和/或贴装方法。目前而言，可实现低温连接高温服役的芯片贴装主流技术路线有：低温瞬时液相扩散连接技术以及微纳颗粒焊膏低温烧结技术。对于低温瞬时液相扩散连接技术，其需要较长的连接和后处理时间进行连接组织的均匀化，并且易在接头中形成硬脆的金属间化合物，影响器件的长期使用性能。而对于微纳颗粒焊膏连接技术，相较于低温瞬时液相扩散连接技术具有焊接时间短、接头中脆性相少等优点，并且在高温下表现出比传统贴装材料更为优异的导电、导热和机械性能，在实际中已经有所应用。然而，微纳颗粒焊膏技术需要使用多种有机物作为微纳颗粒的分散剂(例如油脂、聚丙烯酸等)、粘结剂(例如聚乙烯醇、蜡等)、稀释剂(例如松油醇等)，这些有机物的存在对芯片贴装过程及接头性能具有较多的负面作用：在芯片贴装过程中，需要额外的时间用于焊膏中有机物的挥发，且焊膏中有机物显著的分解过程一般需在一定温度以上方可进行(一般至少180℃)，这限制了芯片贴装温度的进一步降低。在贴装后，焊膏中靠近芯片中心的有机物因难以到达芯片边缘分解逸出而残留在接头当中，对于大面积(10*10mm2以上)的芯片贴装，有机物的残留就更为明显。由于有机物本身不导电，且导热性和力学性能差，这些有机物的存在会降低接头的导电性、导热性以及力学性能。由于焊膏中有机物对于芯片贴装的种种不利影响，亟需一种无有机物的低温芯片贴装方法及相应的芯片贴装结构。
技术实现思路
本公开的目的是提供一种不含有机物的低温芯片贴装方法及芯片贴装结构，本公开芯片贴装方法可实现贴装结构的低温连接和高温服役，并且在烧结过程中和烧结后形成的贴装结构中均不存在有机物，消除有机物对于芯片贴装过程和贴装结构整体性能的不利影响。为了实现上述目的，本公开提供一种不含有机物的低温芯片贴装方法，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将待连接件通过所述连接层与芯片贴装；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。可选的，所述待连接件为陶瓷基板、引线框架、印制电路板或条带。可选的，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种。可选的，所述球形颗粒的粒径为1纳米～50微米；所述线状颗粒的线径为1纳米～50微米，长度为1纳米～50微米；所述片状颗粒的厚度为1纳米～50微米，长度为1纳米～50微米；所述多面体型颗粒的最长边的长度为1纳米～50微米。可选的，所述连接层为絮状、团簇状、多孔状或薄膜状。可选的，所述连接层的厚度为1～1000微米，孔隙率为0～95％。可选的，所述纯金属颗粒的材料为铜、铝、钛、镍、银、金、锡或铟，所述合金颗粒的材料为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种；其中，块体熔点在600℃以上的金属元素占所述连接层总重量的50重量％以上。可选的，所述沉积的方式为选自脉冲激光沉积、分子束外延、磁控溅射、离子镀、真空蒸镀、化学气相沉积、电镀、模板法中的至少一种。可选的，所述贴装使所述连接层内部颗粒之间的连接界面、连接层与所述待连接件之间的连接界面、以及所述连接层与芯片之间的连接界面形成冶金结合，形成手段为选自固相烧结、液相烧结、钎焊和扩散焊中的至少一种。可选的，所述贴装的温度为室温～400℃，压力为0～100兆帕。本公开还提供一种芯片贴装结构，包括芯片、待连接件以及贴装在所述芯片和待连接件之间的连接层；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。可选的，所述待连接件为陶瓷基板、引线框架、印制电路板或条带。可选的，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种。可选的，所述球形颗粒的粒径为1纳米～50微米；所述线状颗粒的线径为1纳米～50微米，长度为1纳米～50微米；所述片状颗粒的厚度为1纳米～50微米，长度为1纳米～50微米；所述多面体型颗粒的最长边的长度为1纳米～50微米。可选的，所述纯金属颗粒的材料为铜、铝、钛、镍、银、金、锡或铟，其纯度在99重量％以上，所述合金颗粒的材料为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种；其中，块体熔点在600℃以上的金属元素占所述连接层总重量的50重量％以上。本公开采用由微纳米颗粒组成的连接件进行贴装芯片和待连接件，由于小尺寸效应和表面效应，可降低连接温度，实现低温连接；另外由于构成连接层的主要成分为高熔点金属，在经过合适的工艺贴装后，已经形成冶金结合的贴装结构接头具备一定的块体金属的性质，因而具有良好的高温服役性能；同时，由于微纳米结构连接层并不包含焊膏或有机物，因而相比于焊膏法芯片贴装能够进一步缩短焊接时间，降低焊接温度，减少接头的孔隙率，从而提高接头的导电性、导热性及力学性能。采用沉积技术制备得到的微纳米结构连接层具有精确可控、整齐均一的边界尺寸，不会出现焊膏法芯片贴装过程中焊膏外溢的现象，保障了工艺稳定性；同时可通过掩膜实现微纳米结构连接层的图形化沉积，提高了本公开的适用性。本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。附图说明附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：图1是本公开方法第一种具体实施方式的流程示意图(向下箭头表示加压，波浪线表示加热，下同)。图2是本公开实本文档来自技高网...

【技术保护点】
1.一种不含有机物的低温芯片贴装方法，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将待连接件通过所述连接层与芯片贴装；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。

【技术特征摘要】
1.一种不含有机物的低温芯片贴装方法，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将待连接件通过所述连接层与芯片贴装；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。2.根据权利要求1所述的方法，其中，所述待连接件为陶瓷基板、引线框架、印制电路板或条带。3.根据权利要求1所述的方法，其中，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种。4.根据权利要求3所述的方法，其中，所述球形颗粒的粒径为1纳米～50微米；所述线状颗粒的线径为1纳米～50微米，长度为1纳米～50微米；所述片状颗粒的厚度为1纳米～50微米，长度为1纳米～50微米；所述多面体型颗粒的最长边的长度为1纳米～50微米。5.根据权利要求1所述的方法，其中，所述连接层为絮状、团簇状、多孔状或薄膜状。6.根据权利要求1所述的方法，其中，所述连接层的厚度为1～1000微米，孔隙率为0～95％。7.根据权利要求1所述的方法，其中，所述纯金属颗粒的材料为铜、铝、钛、镍、银、金、锡或铟，所述合金颗粒的材料为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种；其中，块体熔点在600℃以上的金属元素占所述连接层总重量的50重量％以上。8.根据权利要求1所述的方法，其中，所述沉积的方式为选自脉冲激光沉积、分子束外延、磁...

【专利技术属性】
技术研发人员：刘磊，冯斌，沈道智，邹贵生，蔡坚，王谦，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11