在栅极叠置体金属之间的微分逸出功以减小寄生电容制造技术

装置包括：在衬底上的非平面主体，非平面主体包括在阻挡材料上的导电沟道材料；以及在主体上的栅极叠置体，栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，第一栅极电极材料包括第一逸出功，第一栅极电极材料设置在所述沟道材料上，第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，第二栅极电极材料设置在沟道材料上和阻挡材料上。方法包括：在衬底上形成非平面主体，非平面主体包括在阻挡材料上的导电沟道材料；以及在主体上形成栅极叠置体，栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，第一栅极电极材料包括第一逸出功，第一栅极电极材料设置在所述沟道材料上，第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，第二栅极电极材料设置在沟道上和阻挡材料上。

Differential power escaping between grid overlapped metal to reduce parasitic capacitance

The device comprises a non planar body on a substrate, a non planar body including a conductive channel material on a barrier material, and a gate stack on the body, a gate stack including a dielectric material and a first gate electrode material, and a second gate electrode material, and the first gate electrode material including the first escape work, and the first gate electrode material includes the first escape work. A gate electrode material is arranged on the channel material, and the second gate electrode material includes second work work, which is different from the first escape work, and the second gate electrode material is arranged on the channel material and the barrier material. The methods include the formation of a non planar body on the substrate, the non planar body including the conductive channel material on the barrier material, and the formation of a gate stack on the main body, the gate stack, including the dielectric material, the first gate electrode material and the second grid electrode material, and the first gate electrode material including the first escape work. The first gate electrode material is arranged on the channel material, and the second gate electrode material includes second work work, which is different from the first escape work, and the second gate electrode material is arranged on the channel and the barrier material.

【技术实现步骤摘要】
【国外来华专利技术】在栅极叠置体金属之间的微分逸出功以减小寄生电容
集成电路器件。
技术介绍
采用化合物半导体材料(例如III-V族化合物半导体)的多栅极晶体管可以使用沟道区中的窄带隙材料(例如InGaAs)来在接通状态下得到高传导性，在子鳍状物中有宽带隙材料(例如GaAs)以在断开状态下抑制子鳍状物泄漏。一种技术是以使得窄和宽带隙材料的异质结在栅极内部为目标以用于子鳍状物控制。然而，当异质结在栅极内部时，宽带隙材料的门控部分可能在高栅极偏压下无意地接通，从而产生额外的寄生栅极电容，增加了栅极延迟。此外，实际异质结位置经受过程变化。当异质结终止于栅极下方时，窄带隙材料的非门控部分不能被断开，产生增加的断开状态泄漏。附图说明图1示出了多栅极场效应晶体管器件的一部分的截面侧视图。图2示出了穿过线2-2’的图1的结构。图3示出了半导体衬底的yz截面侧视图，半导体衬底包括在其上的缓冲层、阻挡层和本征层。图4示出了穿过xz截面的图3的结构并且示出了具有比阻挡层的宽度小的宽度的本征层。图5示出了在本征层和阻挡层的鳍状物部分上形成牺牲栅极叠置体之后的图5的结构的顶侧透视图。图6示出了穿过线6-6’的图5的结构。图7示出了在鳍状物中形成结之后的结构的穿过线7-7’的图5的视图。图8示出了在去除牺牲栅极和栅极电介质并在本征层和阻挡层的一部分上引入栅极电介质和第一栅极电极材料之后的图6的结构。图9示出了在第一栅极电极材料上引入第二栅极电极材料之后的图8的结构。图10是实施一个或多个实施例的中介层。图11示出了计算设备的实施例。具体实施方式描述了用于最小化晶体管器件中的子沟道寄生泄漏和栅极感应的寄生电容的技术。在一个实施例中，通过使不同带隙的半导体材料的异质结与晶体管的栅极自对准来在当前晶体管设计上最小化子沟道寄生泄漏和栅极感应的寄生电容。图1示出了场效应晶体管(FET)器件(例如金属氧化物半导体场效应晶体管(MOSFET)器件、隧穿场效应晶体管(TFET)器件或其它FET)的实施例的截面视图。图2示出了穿过线2-2’的图1的结构。参考图1和图2，器件100包括衬底110，其例如是单晶硅衬底。在这个实施例中，设置在衬底110上的是缓冲层120。缓冲层120包含例如具有比衬底(例如硅衬底110)的材料大的晶格的材料。在缓冲层中的一种适合的材料是锗。为了减小穿透位错密度，材料(例如锗)可以在缓冲层120中渐变以逐渐增加外延生长的硅锗膜中的锗成分，使得越靠近衬底110，锗浓度越小并更远离衬底。在图1和图2中的实施例中，设置在缓冲层120上的是阻挡层130。在一个实施例中，阻挡层130是具有比硅的带隙大的带隙的阻挡材料(宽带隙材料)。宽带隙材料的示例是具有大约至少三电子伏(eV)的带隙的材料。在另一实施例中，阻挡层130是具有类似于界面处的缓冲层120的晶格的晶格结构的材料。对于在界面(缓冲层120)处的主要由锗形成的缓冲层，阻挡层130的适合的宽带隙材料是砷化镓(GaAs)。如图1所示，设置在阻挡层130上的是结区145和结区150。在一个实施例中，结区145是MOSFET的源极区(例如n+源极)，并且结区150是漏极区(例如n+漏极)。设置在结区145和150之间的是具有比硅的带隙小的带隙的半导体材料(窄带隙材料)。窄带隙材料的示例是III-IV族或IV-V组化合物半导体材料(例如砷化铟镓(InGaAs))的沟道材料。图1示出了具有例如10-30nm的长度尺寸L的沟道140。如图2所示，在一个实施例中，沟道140具有小于在沟道区中的阻挡层130的宽度尺寸W2的宽度尺寸W1。典型地，沟道140具有大约5-10nm的宽度尺寸W1，而阻挡层130具有大约10-20nm的宽度尺寸W2。在沟道(W1)和阻挡层130(W2)之间的宽度尺寸的差异在沟道区中产生材料之间的结(异质结)处的的搁架或壁架135。搁架135具有阻挡材料的表面(如在图2中观察到的水平表面)。上覆沟道区140是大约几埃厚的例如由二氧化硅形成的氧化层155。上覆氧化层155是例如由二氧化硅或具有大于二氧化硅的介电常数的电介质材料(高k材料)形成并具有大约几纳米的厚度的栅极电介质层160。如所示的，氧化层155和栅极电介质层160中的每个设置在沟道140和阻挡层130在沟道区中的一部分上。特别地，氧化层155和栅极电介质层160与沟道140和沿着沟道的长度尺寸的阻挡层130的剖面相符，包括设置在搁架135以及沟道140和阻挡层130的相对侧壁上。设置在栅极电介质160上且也共形地在沟道区中的阻挡层130上延伸的沟道140是例如由导电材料例如金属材料形成的栅极电极170。在一个实施例中，栅极电极170设置在搁架135上并在结构的沟道区中的阻挡层130的长度尺寸上沿着相对侧壁的一部分。设置在沟道140上的栅极电极170上的是也由导电材料形成的栅极电极175。如所示的，栅极电极175被限制到沟道140且不设置在阻挡层130的侧壁上。在一个实施例中，栅极电极175的材料具有与栅极电极170的材料不同的逸出功。对于MOSFET，栅极电极材料的逸出功与阈值电压(创建在源极和漏极之间的导电路径所需的最小栅极到源极电压)有关。较低的逸出功栅极金属(更n型)给出n-MOSFET的较低阈值电压。在一个实施例中，栅极电极175的材料的逸出功小于栅极电极170的材料的逸出功。典型地，减小栅极电极的逸出功降低了n-MOSFET的阈值电压。通常，较低的阈值电压意指器件的较小的功率消耗，但也可以导致增加的断开状态泄漏。在一个实施例中，栅极电极175的逸出功设置沟道140的阈值电压。类似地，设置在阻挡层130上的栅极电极170的逸出功设置那个材料的阈值电压。在栅极电极175具有比栅极电极170的逸出功低的逸出功且栅极电极175被限制到沟道140同时栅极电极170在阻挡层130上的实施例中，微分逸出功方案使异质结135——在阻挡层130和沟道140之间的结——与栅极自动对准。这样的自动对准减小在断开状态时穿过沟道的泄漏，因为沟道由栅极电极175完全门控。寄生电容也在接通状态时减小，因为阻挡层130由于栅极电极170的较高逸出功(比栅极电极175的逸出功高)而不能接通，这对阻挡层进行门控。在一个实施例中，MOSFET器件的目标阈值电压是大约100毫伏(mV)到250mV。与这个阈值电压目标兼容的栅极电极175的典型材料是碳化钛铝(TiAlC)。具有通常比适合于栅极电极170的TiAlC更高的逸出功的材料是氮化钛(TiN)。导电材料的逸出功可以与材料的厚度有关。在一个实施例中，栅极电极170和栅极电极175是相同的材料(例如TiAlC)并在结构100上形成以具有不同的厚度。通常，TiAlC的较厚层给出较低的逸出功(更n型)和n-MOSFET的较低的阈值电压。在栅极电极170和栅极电极175是相同的材料的一个实施例中，栅极电极170具有比栅极电极175的厚度小的厚度。对于材料例如TiAlC，厚度的差异的结果是栅极电极170将具有比栅极电极175的逸出功大的逸出功。为了典型的目的，在一个实施例中，TiAlC的栅极电极170具有大约5nm的总厚度，且TiAlC的栅极电极175具有大约10nm的总厚度。最后，图1还示出了本文档来自技高网...

【技术保护点】
1.一种装置，包括：位于衬底上的非平面主体，所述非平面主体包括位于阻挡材料上的导电沟道材料，所述沟道材料设置在结区之间并且包括与所述阻挡材料的带隙不同的带隙；以及位于所述主体上的栅极叠置体，所述栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，所述第一栅极电极材料包括第一逸出功，所述第一栅极电极材料设置在所述沟道材料上，所述第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，所述第二栅极电极材料设置(1)在所述沟道材料和所述第一栅极电极材料之间的所述沟道材料上并设置(2)在所述阻挡材料上。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：位于衬底上的非平面主体，所述非平面主体包括位于阻挡材料上的导电沟道材料，所述沟道材料设置在结区之间并且包括与所述阻挡材料的带隙不同的带隙；以及位于所述主体上的栅极叠置体，所述栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，所述第一栅极电极材料包括第一逸出功，所述第一栅极电极材料设置在所述沟道材料上，所述第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，所述第二栅极电极材料设置(1)在所述沟道材料和所述第一栅极电极材料之间的所述沟道材料上并设置(2)在所述阻挡材料上。2.根据权利要求1所述的装置，其中，所述第一栅极电极材料的逸出功大于所述第二栅极电极材料的逸出功。3.根据权利要求1所述的装置，其中，所述第一栅极电极材料的逸出功小于所述第二栅极电极材料的逸出功。4.根据权利要求1所述的装置，其中，所述第一栅极电极材料和所述第二栅极电极材料是同一材料。5.根据权利要求4所述的装置，其中，所述第二栅极电极材料具有小于所述第一栅极电极材料的厚度。6.根据权利要求1所述的装置，其中，所述第一栅极电极材料和所述第二栅极电极材料包括不同的材料。7.根据权利要求1所述的装置，其中，所述阻挡材料包括比硅的带隙大的带隙。8.根据权利要求7所述的装置，其中，所述阻挡材料包括III-V族化合物材料。9.根据权利要求1所述的装置，其中，所述阻挡材料包括砷化镓。10.根据权利要求1所述的装置，其中，所述沟道材料包括砷化铟镓。11.根据权利要求1所述的装置，其中，所述沟道材料包括比所述阻挡材料的宽度尺寸小的宽度尺寸，使得所述沟道材料和所述阻挡材料的结限定位于所述主体的长度尺寸的相对侧上的搁架，所述搁架的上表面包括所述阻挡材料，并且其中，所述第二栅极电极设置在所述搁架上。12.根据权利要求11所述的装置，其中，所述第二栅极电极位于所述搁架下方的所述阻挡材料上。13.一种装置，包括：多栅极晶体管器件，其包括位于衬底上的阻挡材料上的导电沟道材料，其中，所述沟道材料包括长度尺寸和宽度尺寸，并且所述宽度尺寸小于所述阻挡材料的宽度尺寸，使得所述沟道材料和所述阻挡材料的结限定位于所述阻挡材料的长度尺寸的相对侧上的搁架；电介质材料，其设置在所述沟道材料和所述阻挡材料上；设置在所述沟道材料和所述电介质材料上的第一栅极电极材料，其包括第一逸出功；以及第二栅极电极材料，其包括不同于所述第一逸出功的第二逸出功，所述第二栅极电极材料设置(1)在所述沟道材料和所述第一栅极电极材料之间的所述沟道材料上并设置(2)在所述阻挡材料上。14.根据权利要求13所述的装置，其中，所述第一栅极电...

【专利技术属性】
技术研发人员：S·T·马，W·拉赫马迪，M·V·梅茨，C·S·莫哈帕特拉，G·杜威，N·M·拉哈尔乌拉比，J·T·卡瓦列罗斯，A·S·默西，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US