一种细胞阵列三维通信传输方法技术

本发明专利技术公开了一种细胞阵列三维通信传输方法，包括：将多层包含细胞阵列计算系统的芯片垂直通过过硅通孔叠合成三维芯片，其中将每一层细胞阵列的总线通过过硅通孔连通起来；使上下相邻的两个细胞阵列神经网络芯片中的计算单元通过过硅通孔进行网络连通，同时将上下相邻的两层阵列的总线连通；其中细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括：用于执行神经元的计算操作的一个或多个神经元计算器、以及内存单元。

【技术实现步骤摘要】
一种细胞阵列三维通信传输方法
本专利技术涉及半导体芯片领域以及人工智能领域，尤其涉及一种细胞阵列三维通信传输方法。
技术介绍
人脑是一个由大量神经元复杂连接的网络。每个神经元通过大量的树突连接大量的其他神经元，接收信息，每一个连接点叫突触(Synapse)。在外部刺激积累到一定程度后，产生一个刺激信号，通过轴突传送出去。轴突有大量的末梢，通过突触，连接到大量其他神经元的树突。就是这样一个由简单功能的神经元组成的网络，实现了人类所有的智能活动。人的记忆和智能，普遍被认为存储在每一个突触的不同的耦合强度里。神经元的反应频率不超过100Hz，现代计算机的CPU比人脑快1000万倍，但处理很多复杂问题的能力不如人脑。这促使了计算机行业开始模仿人脑。最早的对人脑的模仿，是在软件层面的。神经网络(NeuralNetworks)是计算机学习中常用的算法。神经网络算法中的神经元就是一个函数，它有很多个输入，每一个输入都对应着一个权重。一般的算法是每一个输入乘以权重在相加。它输出0或1(由一个阈值决定)，或者一个介于0和1之间的值。一个典型的神经网络，是把大量细胞阵列(Neuron)的输出输入连接在一起的网络，通常组织成多级架构。它内部有很多个参数(权重、阈值)，学习训练的过程就是调整这些参数。这是一个需要海量计算的函数优化。这类算法，已经取得了丰富的成果，得到广泛应用。神经网络算法中的网络都是分成很多层的。最早的网络，上一层的每一个神经元和下一层的每一个神经元连接，成为全连通的网络。全连通网络的一个问题，在于图像处理这类应用中，图像的像素很多，每一层需要的权重数量正比于像素平方，由此该方案占用内存太大，计算量更是无法应付。在卷积神经网络中，前面的很多层不再是全连通的。每一层的神经元作为一个图像被排成阵列。下一层的每一个神经元只和这一层的一个小区域连通。小区域常常是一个边长为k的方形区域，k称为卷积网络的内核尺寸(KernelSize)，如图1所示。卷积神经网络(ConvolutionalNeuralNetwork,CNN)因为对这个小区域的各个点加权重的求和类似卷积而得名。这一组权重在各个同一层细胞中的各个点都是一样的(既平移不变性)，从而跟全连通网络相比大幅度减少权重数量，使得高分辨率的图像处理成为可能。一个卷积神经网络包括多个这样连通的层，以及其他种类的层。随着深度学习应用的普及，人们开始开发专用的神经网络芯片。用专用电路实现神经元计算的加法和乘法，比用CPU或者GPU高效得多。磁阻式随机访问存储器(MagneticRandomAccessMemory，MRAM)是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，并且比DRAM快；还可以像闪存一样在断电后永久保留数据，并且不像NAND它可以不限次地擦写。MRAM的经济性想当地好，单位容量占用的硅片面积比SRAM(通常作为CPU的缓存)有很大的优势，有望接近DRAM的水平。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及闪存那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。有了MRAM技术，就可以把内存、存储、计算三个功能集成到一个芯片上来。新的计算架构就有可能。人脑的特点是大规模平行计算，不仅有大量的神经元可以同时工作，而且每个神经元和成千上万个神经元连接。对于现代集成电路技术，在一个芯片上集成大量的神经元很容易，但提供人脑那样的内部通讯带宽非常困难。比如，如果一层神经元的输入数据存在一块RAM里，就需要至少k个时钟周期才能把数据读出来，因为不同行的内存不能同时进行读写。由此，读出数据的速度，既内存带宽是计算的瓶颈。
技术实现思路
有鉴于现有技术的上述缺陷，在本专利技术中提出一种与基于细胞阵列的神经网络架构的架构，由众多兼具存储功能的神经元计算器以及密集网络连接组成。本专利技术的这种新架构将在大型计算、大数据处理、人工智能等领域中将得到广泛的应用。为实现上述目的，本专利技术提供了一种细胞阵列三维通信传输方法，包括：将多层包含细胞阵列计算系统的芯片垂直通过过硅通孔叠合成三维芯片，其中将每一层细胞阵列的总线通过过硅通孔连通起来；使上下相邻的两个细胞阵列神经网络芯片中的计算单元通过过硅通孔进行网络连通，同时将上下相邻的两层阵列的总线连通；其中细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括：用于执行神经元的计算操作的一个或多个神经元计算器、以及内存单元。优选地，在所述的细胞阵列三维通信传输方法中，将多层神经网络中的相邻的神经网络层部署在三维芯片中的上下相邻的细胞阵列神经网络芯片层中。优选地，在所述的细胞阵列三维通信传输方法中，当将要通过通信网络向下一层神经网络传输数据时，先通过过硅通孔进行一次垂直方向的数据传输，再利用每一层细胞阵列神经网络芯片的通信网络进行水平数据传输。优选地，在所述的细胞阵列三维通信传输方法中，所述主控制器通过所述总线与每个计算单元通信；所述主控制器通过所述总线读写每个计算单元的内存单元中的数据，而且所述主控制器通过所述总线与每个计算单元的神经元计算器通信。优选地，在所述的细胞阵列三维通信传输方法中，细胞阵列包括通讯网络，使得细胞阵列的每个计算单元能够与相邻计算单元通信。优选地，在所述的细胞阵列三维通信传输方法中，每一个计算单元中储存有其在三维细胞阵列中的位置作为识别码，而且计算单元中的软件和硬件能够读取这个识别码。优选地，在所述的细胞阵列三维通信传输方法中，所述内存单元是MRAM。优选地，在所述的细胞阵列三维通信传输方法中，所述内存单元存储权重参数。以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1是卷积神经网络的架构。图2是根据本专利技术优选实施例的细胞阵列计算系统架构的示意图。图3是根据本专利技术优选实施例的细胞阵列计算系统的细胞阵列的计算单元的通信网络示意图。图4是根据本专利技术优选实施例的细胞阵列计算系统的细胞阵列的计算单元的示例的示意图。图5是根据本专利技术优选实施例的阵列中的网络通信的路径选择的示例的示意图。图6是根据本专利技术优选实施例的起点在矩形区域的角上的示意图。图7是根据本专利技术优选实施例的起点在矩形区域的边上的示意图。图8是根据本专利技术优选实施例的起点在矩形区域外的示意图。图9是根据本专利技术优选实施例的起点在矩形区域外的示意图。图10是根据本专利技术优选实施例的通信方式的具体示例的示意图。图11是根据本专利技术优选实施例的群发方式的具体示例的示意图。图12是根据本专利技术优选实施例的神经元计算器操作方法的示意图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式<细胞阵列计算系统>图2是根据本专利技术优选实施例的细胞阵列计算系统架构的示意图。如图2所示，根据本专利技术优选实施例的细胞阵列计算系统包括：主控制器10(例如，本文档来自技高网...

【技术保护点】
1.一种细胞阵列三维通信传输方法，其特征在于包括：将多层包含细胞阵列计算系统的芯片垂直通过过硅通孔叠合成三维芯片，其中将每一层细胞阵列的总线通过过硅通孔连通起来；使上下相邻的两个细胞阵列神经网络芯片中的计算单元通过过硅通孔进行网络连通，同时将上下相邻的两层阵列的总线连通；其中细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括：用于执行神经元的计算操作的一个或多个神经元计算器、以及内存单元。

【技术特征摘要】
1.一种细胞阵列三维通信传输方法，其特征在于包括：将多层包含细胞阵列计算系统的芯片垂直通过过硅通孔叠合成三维芯片，其中将每一层细胞阵列的总线通过过硅通孔连通起来；使上下相邻的两个细胞阵列神经网络芯片中的计算单元通过过硅通孔进行网络连通，同时将上下相邻的两层阵列的总线连通；其中细胞阵列计算系统包括主控制器、总线、由多个计算单元组成细胞阵列；其中，细胞阵列的每个计算单元包括：用于执行神经元的计算操作的一个或多个神经元计算器、以及内存单元。2.如权利要求1所述的细胞阵列三维通信传输方法，其特征在于，将多层神经网络中的相邻的神经网络层部署在三维芯片中的上下相邻的细胞阵列神经网络芯片层中。3.如权利要求1或2所述的细胞阵列三维通信传输方法，其特征在于，当将要通过通信网络向下一层神经网络传输数据时，先通过过硅通孔进行一次垂直方向的数据传输，再利用...

【专利技术属性】
技术研发人员：戴瑾，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海,31