一种紧凑的延时电路制造技术

一种紧凑的延时电路，属于集成电路技术领域。包括充放电电容、复位模块和充放电模块，充放电电容一端连接延时电路输出端，另一端接地；复位模块包括一个MOS管，复位模块中MOS管的栅极连接复位信号，漏极连接延时电路输出端，源极根据对地使能或对电源使能连接地或电源电压；充放电模块包括充电模块和/或放电模块，充电模块包括第一电流源和由充电信号控制的第一开关模块，第一电流源的负极连接电源电压，其正极通过第一开关模块后连接延时电路输出端；放电模块包括第二电流源和由放电信号控制的第二开关模块，第二电流源的负极通过第二开关模块后连接延时电路输出端，其正极接地。本发明专利技术具有延迟时间大、鲁棒性好以及电路所占芯片面积小的优点。

【技术实现步骤摘要】
一种紧凑的延时电路
本专利技术属于集成电路
，具体涉及一种紧凑的延时电路的设计。
技术介绍
延时电路是集成电路中的重要组成部分，主要用于实现信号传输的延时。传统延时电路采用电阻电容充放电结构或者电流电容充放电结构，这两种方式在实现较大的延迟时间方面有明显缺陷。如图1所示是传统的电阻电容延时结构，输入电压VIN为一个直流电位，则充电过程中，电容上的电压表达式为：如图2所示是传统的电流电容延时结构，假设后级比较器或反相器等的翻转点电位为V，则其构造的延时时间为：如前所述，图1和图2所示的两种延时电路结构都较为简单，延时时间可以通过改变电阻R、电流源I或电容C的大小来实现，但是存在着延时时长、延时电路精度、延时电路面积三者的折衷：电阻电容延时电路需要占据较大芯片面积的电阻或电容，这会导致芯片面积增加，而且精度不高；电流电容充放电的方法需要大电容或者小电流，大电容意味着大面积，小电流容易受到干扰，鲁棒性差。综上，传统的电阻电容延时电路和电流电容延时电路都很难以较小的芯片面积实现精度较高的毫秒级及以上的延迟时间，
技术实现思路
为了解决现有的延时电路在实现较大延时方面的不足，本专利技术提出了一种紧凑的延时电路，该电路可以灵活可靠地同时实现延迟时间较大、鲁棒性较好以及电路所占芯片面积较小三个技术目标。本专利技术的技术方案是：一种紧凑的延时电路，包括充放电电容C、复位模块和充放电模块，所述充放电电容C一端连接所述延时电路的输出端，另一端接地；所述复位模块包括一个MOS管，所述复位模块中MOS管的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极根据对地使能或对电源使能连接地或电源电压；所述充放电模块包括充电模块和/或放电模块，所述充电模块包括第一电流源I1和由充电信号CHG控制的第一开关模块，第一电流源I1的负极连接电源电压，其正极通过第一开关模块后连接所述延时电路的输出端；所述放电模块包括第二电流源I2和由放电信号DCHG控制的第二开关模块，第二电流源I2的负极通过第二开关模块后连接所述延时电路的输出端，其正极接地。具体的，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一PMOS管MP1，第一PMOS管MP1的栅极连接充电信号CHG，其漏极连接所述延时电路的输出端，其源极连接第一电流源I1的正极。具体的，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一NMOS管MN1，第一NMOS管MN1的栅极连接充电信号CHG，其源极连接所述延时电路的输出端，其漏极连接第一电流源I1的正极。具体的，所述复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极接地。具体的，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第三NMOS管MN3，第三NMOS管MN3的栅极连接放电信号DCHG，其漏极连接所述延时电路的输出端，其源极连接第二电流源I2的负极。具体的，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第二PMOS管MP2，第二PMOS管MP2的栅极连接放电信号DCHG，其源极连接所述延时电路的输出端，其漏极连接第二电流源I2的负极。具体的，所述复位模块包括第三PMOS管MP3，第三PMOS管MP3的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极连接电源电压。具体的，所述充放电模块包括充电模块和放电模块，所述充电模块包括第一电流源I1和第四PMOS管MP4，第四PMOS管MP4的栅极连接充电信号CHG，其漏极连接所述延时电路的输出端，其源极通过第一电流源I1后连接电源电压；所述放电模块包括第二电流源I2和第四NMOS管MN4，第四NMOS管MN4的栅极连接放电信号DCHG，其漏极连接所述延时电路的输出端，其源极通过第二电流源I2后接地；所述复位模块包括第五NMOS管MN5，第五NMOS管MN5的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极接地。本专利技术有益效果为：本专利技术提出的延时电路，充分利用芯片中已有的时钟信号等方波信号建立所需的脉冲电流对电容进行充放电，构造出一个较大的、灵活易于调整的等效电容，从而达到利用紧凑的面积实现大延时的目的；另外由于本专利技术采用电流源对电容进行充放电，与电阻电容充放电结构相比，延时精度得到了提高；使用本专利技术提出的延时电路构造较长延时时间时，不需要使用到过小的电流为电容充放电，可自行选定一个合适的电流，与小电流相比，其不易受干扰，因此鲁棒性强。附图说明图1为传统的电阻电容充电延时结构示意图。图2为传统的电流电容充电延时结构示意图。图3为实施例一中利用脉冲电流充电的紧凑延时电路图，其中充电模块中第一开关模块为PMOS管。图4为实施例二中利用脉冲电流充电的紧凑延时电路图，其中充电模块中第一开关模块为NMOS管。图5为实施例三中利用脉冲电流放电的紧凑延时电路图，其中充电模块中第二开关模块为NMOS管。图6为实施例四中利用脉冲电流放电的紧凑延时电路图，其中充电模块中第二开关模块为PMOS管。图7为实施例五中以充电延时电路为基础、利用脉冲电流充放电的带有惩罚项的紧凑延时电路图。图8为实施例六中以放电延时电路为基础、利用脉冲电流充放电的带有惩罚项的紧凑延时电路图具体实施方式下面结合附图和具体的实施案例对本专利技术作进一步的阐述。本专利技术提出的延时电路，可单独利用脉冲电流充电实现延时，或者单独利用脉冲电流放电实现延时，或者同时利用脉冲电流充放电实现延时，下面根据具体实施例详细描述各种变形结构。实施例一如图3所示，本实施例中充放电模块仅包括充电模块，充电模块中的第一开关模块包括第一PMOS管，第一PMOS管MP1的栅极连接充电信号CHG，其漏极连接延时电路的输出端，其源极通过第一电流源I1后连接电源电压；其中充电信号CHG为方波信号。本实施例中的复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接延时电路的输出端，源极接地。实施例二如图4所示，本实施例中充放电模块仅包括充电模块，充电模块中的第一开关模块包括第一NMOS管MN1，第一NMOS管MN1的栅极连接充电信号CHG，其源极连接延时电路的输出端，其漏极通过第一电流源I1后连接电源电压；其中充电信号CHG为与实施例一相同波形的方波信号，此时在充电信号CHG和第一NMOS管MN1的栅极之间增加一个反相器。本实施例中的复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接延时电路的输出端，源极接地。实施例一和实施例二中的复位模块的工作过程为，在需要延时功能时，使复位信号RST为低，第二NMOS管MN2关断，不影响延时电路正常工作；在需要复位重新计延时时，使复位信号RST为高，第二NMOS管MN2打开以使得充放电电容C以极快的速度放电。以下通过电路的工作过程结合实际线路图对实施例一进行详细分析。将充电方波信号CHG的周期记为T，占空比记为D，充电电流为I1，则每个周期对电容充电量为：ΔQ＝(1-D)·T·I1假设后级比较器或反向器的反转点为V，那么该延时电路从开始进行脉冲充电至充电至后级反转点时所充的总电荷量为：Q＝C·V因此，本实施例所提出的利用脉本文档来自技高网...

【技术保护点】
一种紧凑的延时电路，其特征在于，包括充放电电容(C)、复位模块和充放电模块，所述充放电电容(C)一端连接所述延时电路的输出端，另一端接地；所述复位模块包括一个MOS管，所述复位模块中MOS管的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极根据对地使能或对电源使能连接地或电源电压；所述充放电模块包括充电模块和/或放电模块，所述充电模块包括第一电流源(I1)和由充电信号(CHG)控制的第一开关模块，第一电流源(I1)的负极连接电源电压，其正极通过第一开关模块后连接所述延时电路的输出端；所述放电模块包括第二电流源(I2)和由放电信号(DCHG)控制的第二开关模块，第二电流源(I2)的负极通过第二开关模块后连接所述延时电路的输出端，其正极接地。

【技术特征摘要】
1.一种紧凑的延时电路，其特征在于，包括充放电电容(C)、复位模块和充放电模块，所述充放电电容(C)一端连接所述延时电路的输出端，另一端接地；所述复位模块包括一个MOS管，所述复位模块中MOS管的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极根据对地使能或对电源使能连接地或电源电压；所述充放电模块包括充电模块和/或放电模块，所述充电模块包括第一电流源(I1)和由充电信号(CHG)控制的第一开关模块，第一电流源(I1)的负极连接电源电压，其正极通过第一开关模块后连接所述延时电路的输出端；所述放电模块包括第二电流源(I2)和由放电信号(DCHG)控制的第二开关模块，第二电流源(I2)的负极通过第二开关模块后连接所述延时电路的输出端，其正极接地。2.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一PMOS管(MP1)，第一PMOS管(MP1)的栅极连接充电信号(CHG)，其漏极连接所述延时电路的输出端，其源极连接第一电流源(I1)的正极。3.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一NMOS管(MN1)，第一NMOS管(MN1)的栅极连接充电信号(CHG)，其源极连接所述延时电路的输出端，其漏极连接第一电流源(I1)的正极。4.根据权利要求2或3所述的紧凑的延时电路，其特征在于，所述复位模块包括第二NMOS管(MN2)，第二NMOS管(MN2)的栅极连接复位信号(RST)，漏极连接所述延时...

【专利技术属性】
技术研发人员：周泽坤，王安琪，王韵坤，石跃，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51