TSV转接板及其制备方法技术

本发明专利技术涉及一种TSV转接板及其制备方法，该方法包括：选取衬底材料；刻蚀所述衬底材料的上表面分别形成多个TSV和多个隔离沟槽；填充所述隔离沟槽和所述TSV；在所述隔离沟槽之间制备ESD防护器件；在所述衬底材料上表面制备所述TSV区的第一端与所述ESD防护器件的铜互连线；对所述衬底材料的下表面进行减薄直到漏出所述TSV区的第二端；在所述TSV区的第二端制备铜凸点以完成所述TSV转接板的制备。本发明专利技术提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

【技术实现步骤摘要】
TSV转接板及其制备方法
本专利技术属半导体集成电路
，特别涉及一种TSV转接板及其制备方法。
技术介绍
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它在原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，利用新兴技术硅通孔(Through-SiliconVia，简称TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-StaticDischarge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高基于TSV工艺的3D集成电路的抗静电能力，本专利技术提供了一种TSV转接板及其制备方法；本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的实施例提供了一种TSV转接板的制备方法，包括：S101、选取衬底材料；S102、刻蚀衬底材料的上表面分别形成多个TSV和多个隔离沟槽；S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；S104、在隔离区和衬底材料形成的封闭区域内制备ESD防护器件；S105、在衬底材料上表面制备TSV区的第一端面与ESD防护器件的互连线；S106、对衬底材料的下表面进行减薄直到漏出TSV区的第二端面；S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。在本专利技术的一个实施例中，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm。在本专利技术的一个实施例中，S102包括：S1021、利用光刻工艺在衬底材料的上表面形成TSV和隔离沟槽的刻蚀图形；S1022、利用深度反应离子刻蚀(DeepReactiveIonEtching，简称DRIE)工艺，刻蚀衬底材料形成TSV和隔离沟槽；其中，TSV和隔离沟槽的深度小于衬底材料的厚度。在本专利技术的一个实施例中，S103包括：S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；S1033、利用光刻工艺形成隔离沟槽的填充图形；S1034、利用化学气相淀积(ChemicalVaporDeposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；S1035、利用光刻工艺形成TSV的填充图形；S1036、利用CVD工艺，在TSV内填充多晶硅，并通入掺杂气体进行原位掺杂形成TSV区。在本专利技术的一个实施例中，ESD防护器件为二极管。在本专利技术的一个实施例中，S104包括：S1041、利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)工艺，对衬底材料的上表面进行平整；S1042、利用光刻工艺在隔离区和衬底材料形成的封闭区域内形成P+有源区图形，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成二极管的阳极；S1043、利用光刻工艺在隔离区和衬底材料形成的封闭区域内形成N+有源区图形，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成二极管的阴极；S1044、进行高温退火，激活杂质。在本专利技术的一个实施例中，S106包括：S1061、利用辅助圆片作为衬底材料上表面的支撑件；S1062、利用机械磨削减薄工艺对衬底材料下表面进行减薄，再利用CMP工艺，对衬底材料的下表面进行平整化处理，直到露出TSV区的第二端面。在本专利技术的一个实施例中，S107包括：S1071、利用溅射工艺，在衬底材料的下表面形成衬垫层和阻挡层，利用CVD工艺在TSV区的第二端面形成钨插塞；S1072、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；S1073、拆除辅助圆片。在本专利技术的一个实施例中，金属为铜。与现有技术相比，本专利技术具有以下有益效果：1、本专利技术提供的TSV转接板通过在TSV转接板上加工ESD防护器件——二极管，增强了系统级封装芯片的抗静电能力；2、本专利技术通过在TSV转接板上加工二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本专利技术提供的TSV转接板的二极管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；4、本专利技术提供的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种TSV转接板的制备方法流程示意图；图2为本专利技术实施例提供的另一种TSV转接板的制备方法流程图；图3a-图3i为本专利技术实施例提供的又一种TSV转接板的制备方法流程图；图4为本专利技术实施例提供的一种TSV转接板结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种TSV转接板的制备方法流程示意图，包括：S101、选取衬底材料；S102、刻蚀衬底材料的上表面分别形成多个TSV和多个隔离沟槽；S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；S104、在隔离区和衬底材料形成的封闭区域内制备ESD防护器件；S105、在衬底材料上表面制备TSV区的第一端面与ESD防护器件的互连线；S106、对衬底材料的下表面进行减薄直到漏出TSV区的第二端面；S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。优选地，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm。优选地，S102可以包括：S1021、利用光刻工艺在衬底材料的上表面形成TSV和隔离沟槽的刻蚀图形；S1022、利用DRIE工艺，刻蚀衬底材料形成TSV和隔离沟槽；其中，TSV和隔离沟槽的深度小于衬底材料的厚度。优选地，S103可以包括：S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；S1本文档来自技高网...

【技术保护点】
一种TSV转接板的制备方法，其特征在于，包括：S101、选取衬底材料；S102、刻蚀所述衬底材料的上表面分别形成多个TSV和多个隔离沟槽；S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；S104、在所述隔离区和所述衬底材料形成的封闭区域内制备ESD防护器件；S105、在所述衬底材料上表面制备所述TSV区的第一端面与所述ESD防护器件的互连线；S106、对所述衬底材料的下表面进行减薄直到漏出所述TSV区的第二端面；S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。

【技术特征摘要】
1.一种TSV转接板的制备方法，其特征在于，包括：S101、选取衬底材料；S102、刻蚀所述衬底材料的上表面分别形成多个TSV和多个隔离沟槽；S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；S104、在所述隔离区和所述衬底材料形成的封闭区域内制备ESD防护器件；S105、在所述衬底材料上表面制备所述TSV区的第一端面与所述ESD防护器件的互连线；S106、对所述衬底材料的下表面进行减薄直到漏出所述TSV区的第二端面；S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。2.根据权利要求1所述的制备方法，其特征在于，所述衬底材料为Si材料，掺杂浓度为1014～1017cm-3，厚度为150～250μm。3.根据权利要求1所述的制备方法，其特征在于，S102包括：S1021、利用光刻工艺在所述衬底材料的上表面形成所述TSV和所述隔离沟槽的刻蚀图形；S1022、利用DRIE工艺，刻蚀所述衬底材料形成所述TSV和所述隔离沟槽；所述TSV和所述隔离沟槽的深度小于所述衬底材料的厚度。4.根据权利要求1所述的制备方法，其特征在于，S103包括：S1031、热氧化所述TSV和所述隔离沟槽以在所述TSV和所述隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述TSV和所述隔离沟槽内壁的平整化；S1033、利用光刻工艺形成所述隔离沟槽的填充图形；S1034、利用CVD工艺，在所述隔离沟槽内填充SiO2形成所述隔离区；S1035、利用光刻工艺形成所述TSV的填充图形；S1036、利用CVD工艺，在所述TSV内填充多晶硅，...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61