一种降低扇出串扰方法及电路板扇出过孔处理装置制造方法及图纸

本发明专利技术公开了一种降低扇出串扰方法及电路板扇出过孔处理装置，通过将电路板上的至少一个发送信号端扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端扇出过孔在第j走线层出线；且i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；使电路板上的至少一个发送信号端和至少一个接收信号端的扇出过孔在PCB板的不同层出线，与现有将PCB板上的所有高速信号端扇出过孔出线相比，增大了相互之间的间距，能够明显降低其扇出串扰，显著提高高速信号(速率大于1.25Gbps)的传输性能，特别是对于25Gbps以上的高速信号改善效果更佳，从而有效提高PCB产品竞争力。

A method of reducing the crosstalk of the fan out and the processing device of the circuit board fan out through the hole

【技术实现步骤摘要】
一种降低扇出串扰方法及电路板扇出过孔处理装置
本专利技术涉及电子信息领域，尤其涉及一种降低扇出串扰方法及电路板扇出过孔处理装置。
技术介绍
随着经济社会发展和科学技术的进步，现在网络带宽需求不断增大，目前系统传输速率已经达到单通道25Gbps，但是随着传输速率的不断增加，对PCB(PrintedCircuitBoard，印刷电路板)上的传输通道的插损、回损等性能有较高的要求以外，最重要的是控制通道间的串扰。例如OIF-CEI-25G-LR传输标准规定了系统在奈奎斯特频率处的插损小于-25dB后对应串扰ICN(IntegratedCrosstalkNoise，集成串扰噪声)值小于4mV。PCB上高速交换芯片通常采用BGA(BallGridArray，球栅阵列封装)封装，一般高速信号在BGA封装扇出过孔出线都在同一层，高速信号扇出的过孔和走线不可避免地受到周围信号的扇出过孔和走线的干扰，而且由于BGA封装焊盘间距较小，一般小于等于1mm，导致信号间串扰较大，同时干扰源通常会大于1个，甚至达到3～4个，例如内侧信号向外走线时与外侧信号的过孔存在串扰；距离较近的高速信号扇出过孔之间在Z轴方向上存在串扰；BGA扇出区域存在近端串扰和远端串扰，严重影响高速信号的传输性能。
技术实现思路
本专利技术实施例提供的降低扇出串扰方法及电路板扇出过孔处理装置，主要要解决的技术问题是现有高速信号在BGA封装扇出过孔出线都在同一层，导致信号间串扰较大，严重影响高速信号的传输性能。为解决上述技术问题，本专利技术实施例提供一种降低扇出串扰方法，包括：将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等。本专利技术实施例还提供一种电路板扇出过孔处理装置，包括：策略配置模块，用于配置将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；策略执行模块，用于将所述发送信号端的扇出过孔在第i走线层进行出线，以及用于将所述接收信号端的扇出过孔在第j走线层进行出线。有益效果本专利技术实施例提供的降低扇出串扰方法及电路板扇出过孔处理装置，通过将电路板上的至少一个发送信号端扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端扇出过孔在第j走线层出线；且i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；使电路板上的至少一个发送信号端和至少一个接收信号端的扇出过孔在PCB板的不同走线层出线，与现有PCB板上的高速信号端扇出过孔出线方式相比，增大了相互之间的间距，能够明显降低其扇出串扰，显著提高高速信号(速率大于1.25Gbps)的传输性能，特别是对于25Gbps以上的高速信号的改善效果更佳同时也不需要通过增加PCB板面积、提高PCB板材料等级等增加成本和设计难度的方式来降低高速信号之间的串扰，从而有效提高PCB产品竞争力。附图说明图1为本专利技术实施例一提供的PCB板两排高速信号BGA封装扇出过孔出线分别在第i走线层和第j走线层的结构示意图；图2为本专利技术实施例一提供的PCB板四排高速信号BGA封装扇出过孔出线结构示意图；图3-1为本专利技术实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第5走线层和第20走线层的结构示意图；图3-2为本专利技术实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第20走线层和第5走线层的结构示意图；图4-1为本专利技术实施例一提供的近端串扰的实验数据图；图4-2为本专利技术实施例一提供的远端串扰的实验数据图；图5为本专利技术实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第3、5、7、9走线层的结构示意图；图6为本专利技术实施例一提供的降低扇出串扰方法的流程示意图；图7为本专利技术实施例一提供的对PCB板扇出过孔进行背钻处理的结构示意图；图8为本专利技术实施例二提供的电路板扇出过孔处理装置结构示意图；图9为本专利技术实施例二提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第2、4、6、8走线层的结构示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术实施例作进一步详细说明。实施例一：为了解决现有的PCB板在BGA封装扇出过孔出线都在同一层导致信号间串扰较大，严重影响高速信号的传输性能的技术问题，本专利技术实施例一提供一种降低扇出串扰方法，包括：将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为所述电路板的总层数，i与j的取值不相等。通过将发送信号端与接收信号端扇出过孔在不同走线层出线，并对过孔进行残桩处理。通过PCB板物理层的隔离，增大两者之间的间隔，从而可以减小高速信号间的扇出串扰，提高高速信号的传输性能，特别是对于速率达到25Gbps的高速信号，采用本方案，改善效果会更加明显。本实施例中的残桩是指过孔在走线层以下的部分，如果芯片在BOTTOM层，那么残桩就是过孔在走线层以上的部分。残桩处理方法包括背钻、盲孔、深V孔等手段，其中背钻后残桩长度小于等于10mil，盲孔和深V孔方式残桩长度为0。应当理解的是，当PCB板上需要布置两排高速信号时，其中一排为发送信号端，另一排为接收信号端，则可以将发送信号端扇出过孔在PCB板的第i走线层出线，将接收信号端的扇出过孔在PCB板的第j走线层出线，其中i和j不相等。应当理解的是，当PCB板上需要布置多排(大于等于两排)高速信号时，也可以根据上述规则进行设置。例如，PCB板上需要布置4排高速信号时，请参见图1，可以将图1中右侧两排高速信号设置为发送信号端，左侧两排高速信号设置为接收信号端，为了区别，可以将右侧两排高速信号分别作为最外排高速信号和次外排高速信号，同样，可以将左侧两排高速信号分别作为最内排高速信号和次内排高速信号。将最外排发送信号端扇出过孔在第i走线层出线，将次内排接收信号端扇出过孔在第j走线层出线，其中i和j不相等，另外两排高速信号端扇出过孔出线可以根据实际情况灵活设置。本实施中，例如PCB上存在一个接收信号端和一个发送信号端，需要将两者的扇出过孔出线在不同走线层上，应当理解的是，一般的PCB板的各走线层之间会间隔GND(地)平面层或电源平面层，信号端扇出过孔需要在走线层出线。那么此时PCB板总层数至少为8层，如为8层，则其中包括TOP层(第1层)、BOTTOM层(第8层)以及中间的走线层(第3层和第6层)和平面层(第2层、第4层、第5层、第7层)。此时，可以将接收信号端扇出过孔在第6层出线，发送信号端扇出过孔在第3层出线。应当理解的是，当PCB板各走线层之间没有间隔GND平面层或电源平面层时，例如一块PCB板叠层数为20层，包括顶层和底层，第2层为电源平面层，第19层为GND平面层，其余各层为走线层时。此时PCB板上的高速信号端扇出过孔可以在各走线层逐层进行出线。例如将各信号端扇出过孔依次逐层从第3走线层本文档来自技高网...

【技术保护点】
一种降低扇出串扰方法，包括：将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将所述电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；所述i和所述j的取值范围为大于等于1，小于等于N，所述N为所述电路板的总走线层数，所述i与所述j的取值不相等。

【技术特征摘要】
1.一种降低扇出串扰方法，包括：将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将所述电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；所述i和所述j的取值范围为大于等于1，小于等于N，所述N为所述电路板的总走线层数，所述i与所述j的取值不相等。2.如权利要求1所述的降低扇出串扰方法，其特征在于，将所述电路板上的各个发送信号的扇出过孔都在电路板的第i走线层出线，并将所述电路板上的各个接收信号的扇出过孔都在电路板的第j走线层出线。3.如权利要求1或2所述的降低扇出串扰方法，其特征在于，所述信号发送端和所述信号接收端的扇出过孔出线方式为差分出线方式。4.如权利要求1或2所述的降低扇出串扰方法，其特征在于，所述j大于所述i。5.如权利要求1所述的降低扇出串扰方法，其特征在于，当所述电路板上的信号发送端和信号接收端个数之和小于等于所述N时，将各所述信号发送端和各所述信号接收端的扇出过孔分别在所述电路板的第1层至第N走线层中的不同走线层进行出线。6.如权利要求5所述的降低扇出串扰方法，其特征在于，将所述各信号发送端和所述各信号接收端的扇出过孔分别在所述电路板的第1走线层至第N层中的不同走线层进行出...

【专利技术属性】
技术研发人员：尹昌刚，马峰超，曹化章，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44