频率调整装置以及调整频率的方法制造方法及图纸

本发明专利技术提出一种频率调整装置，包含一压降检测器以及一除频器。该压降检测器比较该供应电压以及一低限电压以输出一比较结果。其中，当该供应电压大于该低限电压时，该除频器输出该基础时脉信号除以一第一值以作为该结果时脉信号。当该供应电压小于该低限电压时，该除频器将该基础时脉信号除以一第二值作为该结果时脉信号。

Frequency adjusting device and method of adjusting frequency

The invention provides a frequency adjustment device including a pressure drop detector and a frequency divider. The pressure drop detector compares the supply voltage and a low voltage limit to output a comparison result. In this case, when the supply voltage is greater than the low voltage voltage, the divider outputs the base when the pulse signal is divided by a first value as the result time pulse signal. When the supply voltage is less than the low voltage voltage, the frequency divider divides the base time pulse signal by a second value as the result pulse signal.

【技术实现步骤摘要】
频率调整装置以及调整频率的方法
本专利技术是关于一种半导体芯片，更确切地说，本专利技术是关于一种可以调整频率的半导体电路。
技术介绍
半导体芯片内可以实现复杂的数字电路系统。一般数字电路系统需要时脉信号才可以进行同步的运算。随着工业界对产品功能的要求越来越高，数字电路的时脉更需不断的提升。这种要求在中央处理单元的部分也是很明显。然而，要达到高速的时脉，首先供应数字电路系统的供应电压必须要相对稳定。如果供应数字电路系统的供应电压不稳定，很可能导致数字电路系统的延迟以及错误。然而，现实上外在的环境可能导致供应电压产生不稳的状况，例如连接芯片的电路板本身产生的噪声，可能让供应数字电路系统的电压产生暂时性的电压扰动或者下降。因此，对于芯片设计者而言，有需要设计一种可以对电压的扰动或下降做快速反应的装置，可以让数字电路系统稳定工作而不出错。
技术实现思路
本专利技术的一目的在于提供一种频率调整装置，当供应电压突然下降或不稳的时候可以快速对基础时脉信号降频，以维持后方数字电路的正常运作。本专利技术的另一目的在于提供一种频率调整装置，当对基础时脉信号进行降频的时候可以抑制突波或噪声。本专利技术的另一目的在于提供一种频率调整装置，可以依据后方数字电路的关键路径来弹性调整压降检测器的低限电压。依据本专利技术的一实施例，提供一种频率调整装置。该频率调整装置包含一压降检测器以及一除频器。该压降检测器接收一供应电压。该压降检测器比较该供应电压以及一低限电压以输出一比较结果。该除频器接收一基础时脉信号。该除频器依据该比较结果输出一结果时脉信号。其中，当该供应电压大于该低限电压时，该除频器输出该基础时脉信号除以一第一值以作为该结果时脉信号。当该供应电压小于该低限电压时，该除频器将该基础时脉信号除以一第二值作为该结果时脉信号。依据本专利技术的另一实施例，提供一种频率调整装置。该频率调整装置包含一样本数字电路模块、一延迟测试单元、一延迟状态决定器以及一除频器。该样本数字电路模块接收一切换信号以输出一样本数字电路模块输出信号。该延迟测试单元包含一延迟单元以及一异或运算单元。该延迟单元接收该样本数字电路模块输出信号并将该样本数字电路模块输出信号延迟至少一个周期。该异或运算单元接收该样本数字电路模块输出信号以及该延迟之后的该样本数字电路模块输出信号以进行异或运算并输出一第一运算结果。该延迟状态决定器接收该第一运算结果并输出一除频指示信号。该除频器接收该除频指示信号以决定一除频数值。该除频器将一基础时脉信号除以该除频数值以输出一结果时脉信号。依据本专利技术的另一实施例，提供一种除频器。该除频器包含一遮罩时脉产生器以及一除频单元。该遮罩时脉产生器接收一基础时脉信号以及一降频指示信号。该降频指示信号包含一降频起始脉冲以及一降频结束脉冲。该遮罩时脉产生器输出一遮罩时脉。该遮罩时脉在该降频起始脉冲以及该降频结束脉冲的期间抑制电位切换。该除频单元包含多个D型触发器。这些D型触发器以该遮罩时脉作为触发输入，该除频单元输出一结果时脉信号。依据本专利技术的另一实施例，提供一种在切换频率期间抑制噪声的方法。该方法包含下列步骤。首先，比较一供应电压以及一低限电压以输出一比较结果。接着，将该比较结果进行延迟至少一个基础时脉信号的周期以产生一第一比较结果延迟信号。再来，将该第一比较结果延迟信号延迟至少一个基础时脉信号的周期以产生一第二比较结果延迟信号。然后，将该比较结果与该第二比较结果延迟信号进行一异或运算以产生一降频指示信号。该降频指示信号包含一降频起始脉冲以及一降频结束脉冲。然后，将该降频指示信号与该基础时脉信号进行一异或运算以产生一遮罩时脉。该遮罩时脉在该降频起始脉冲以及该降频结束脉冲的期间抑制该基础时脉信号的电位切换。然后，依据该降频指示信号将该遮罩时脉进行降频。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1A表示一个供应电压暂时性不稳的状态；图1B表示针对供应电压的变化在某一段时间进行降频的示意图；图2A表示一频率调整装置的一实施例；图2B表示一频率调整装置的另一实施例；图3表示一除频器的实施例；图4表示一降频指示信号的相关波形图；图5表示一除频信号产生器的实施例；图6表示产生一降频指示信号的相关信号波形图；图7表示一频率调整装置的一实施例；以及图8表示在切换频率期间抑制噪声的方法的流程图。图中元件标号说明如下：101压降检测器102供应电压103比较结果104除频器105基础时脉信号106结果时脉信号107除频信号产生器108降频指示信号301遮罩时脉产生器302除频单元303遮罩时脉304触发器305触发器306与非门307与非运算结果401降频起始脉冲402降频结束脉冲501第一D型触发器502第二D型触发器503异或门504第一比较结果延迟信号505第二比较结果延迟信号601第一样本数字电路模块602第二样本数字电路模块603第三样本数字电路模块604第一延迟单元605第一异或运算单元606延迟状态决定器607除频器608切换信号609第一样本数字电路模块输出信号610第一运算结果611除频指示信号613第二样本数字电路模块输出信号614第三样本数字电路模块输出信号615延迟单元616异或运算单元617延迟单元618异或运算单元619第二运算结果620第三运算结果621第一延迟测试单元622第二延迟测试单元623第三延迟测试单元624数字电路S801，S802，S803，S804，S805，S806步骤具体实施方式图1A表示一个供应电压暂时性不稳的状态。供应一数字电路的供应电压VDD有可能因为各种原因导致暂时性的电压不稳或电压下降。例如图1A，在时间t1以及时间t2的中间一段时间，供应电压VDD产生下降以及不稳的状况。图1B表示针对供应电压的变化在某一段时间进行降频的示意图。请参照图1B，在一实施例中，在时间t1以及时间t2的中间一段时间，可以利用一频率调整装置将数字电路的时脉进行降频。如此可以确保数字电路能够正常运作，而不因为电压的突降产生错误。除此之外，本专利技术的另一个目的是当检测到供应电压不稳的时候，时脉的频率可以在极短的时间内进行降频。请参照图2A，依据本专利技术的其中一实施例，一频率调整装置100包含一压降检测器101以及一除频器104。该压降检测器101(voltagedropdetector)接收一供应电压102。该压降检测器101比较该供应电压102以及一低限电压(thresholdvoltage)以输出一比较结果103。该除频器104接收一基础时脉信号105。该除频器104依据比较结果103输出一结果时脉信号106。其中，当该供应电压102大于该低限电压时，该除频器104输出基础时脉信号105以作为该结果时脉信号106。当该供应电压102小于该低限电压时，该除频器104将基础时脉信号105除频以作为该结果时脉信号106。该压降检测器101可以是一个比较器。该低限电压可以有好几组电压可供选择。该结果时脉信号可以供后面的数字电路624使用。该数字电路624可以是一个中央处理单元(CPU)。在一些实施例中，请同时参照图2B以及图6，该频率调整装置100更包含一除频信号产生器107。该除频信号产生器107本文档来自技高网...

【技术保护点】
一种频率调整装置，包含：一压降检测器，该压降检测器接收一供应电压，该压降检测器比较该供应电压以及一低限电压以输出一比较结果；以及一除频器，该除频器接收一基础时脉信号，该除频器依据该比较结果输出一结果时脉信号；其中，当该供应电压大于该低限电压时，该除频器输出该基础时脉信号除以一第一值以作为该结果时脉信号，当该供应电压小于该低限电压时，该除频器将该基础时脉信号除以一第二值作为该结果时脉信号。

【技术特征摘要】
1.一种频率调整装置，包含：一压降检测器，该压降检测器接收一供应电压，该压降检测器比较该供应电压以及一低限电压以输出一比较结果；以及一除频器，该除频器接收一基础时脉信号，该除频器依据该比较结果输出一结果时脉信号；其中，当该供应电压大于该低限电压时，该除频器输出该基础时脉信号除以一第一值以作为该结果时脉信号，当该供应电压小于该低限电压时，该除频器将该基础时脉信号除以一第二值作为该结果时脉信号。2.如权利要求1所述的频率调整装置，更包含一除频信号产生器，该除频信号产生器依据该比较结果产生一降频指示信号，该降频指示信号包含一降频起始脉冲以及一降频结束脉冲。3.如权利要求2所述的频率调整装置，其特征在于，该除频信号产生器包含一第一D型触发器，一第二D型触发器以及一异或门，该第一D型触发器接收该比较结果，该第一D型触发器的输出连接于该第二D型触发器的输入，该异或门接收该比较结果以及该第二D型触发器的输出以进行一异或运算并输出该降频指示信号。4.如权利要求1所述的频率调整装置，其特征在于，该除频器包含：一遮罩时脉产生器，该遮罩时脉产生器接收该基础时脉信号以及一降频指示信号，该降频指示信号包含一降频起始脉冲以及一降频结束脉冲，该遮罩时脉产生器输出一遮罩时脉，该遮罩时脉在该降频起始脉冲以及该降频结束脉冲的期间抑制电位切换；以及一除频单元，该除频单元包含多个D型触发器，该多个D型触发器以该遮罩时脉作为触发输入，该除频单元输出该结果时脉信号。5.如权利要求1所述的频率调整装置，其特征在于，该第一值为2，该第二值为3。6.一种频率调整装置，包含：一样本数字电路模块，该样本数字电路模块接收一切换信号以输出一样本数字电路模块输出信号；一延迟测试单元，接收该样本数字电路模块输出信号并将该样本数字电路模块输出信号延迟至少一个周期，且接收该样本数字电路模块输出信号以及该延迟之后的该样本数字电路模块输出信号以进行异或运算并输出一第一运算结果；一延迟状态决定器，该延迟状态决定器接收该第一运算结果并输出一除频指示信号；以及一除频器，该除频器接收该除频指示信号以决定一除频数值，该除频器将一基础时脉信号除以该除频数值以输出一结果时脉信号。7.如权利要求6所述的频率调整装置，其特征在于，该延迟测试单元更包含一延迟单元以及一异或运算单元。8.如权利要求6所述的频率调整装置，其特征在于，该样本数字电路模块为一第一样本数字电路模块，该频率调整装置更包含一第二样本数字电路模块以及一第三样本数字电路模块，该第一样本数字电路模块的输出连接于该第二样本数字电路模块的输入，该第二样本数字电路模块的输出连接于该第三样本数字电路模块的输入。9.如权利要求8所述的频率调整装置，其特征在于，该延迟测试单元更包含一延迟单元以及一异或运算单元，该延迟测试单元为第一延迟测试单元，该延迟单元为第一延迟单元，该异或运算单元为第一异或运算单元，该频率调整装置更包含一第二延迟测试单元以及一第三延迟测试单元，该第二样本数字电路模块的输出连接至该第二延迟测试单元，该第三样本数字电路模块的输出连接至该第三延迟测试单元，该第二样本数字电路模块输出一第二样本数字电...

【专利技术属性】
技术研发人员：翁孟泽，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾,71