The invention discloses a three-dimensional stacked image sensor chip structure, including photoelectric diode, control circuit and peripheral readout circuit; the control circuit comprises a transmission connected to the photodiode tube, pipe, tube, reset source follower for strobe tube, peripheral readout circuit includes a gate tube connected to the line can be simulated, programmable gain amplifier digital converter, including analog to digital converter connected to the programmable gain amplifier, comparator inverter and inverter are respectively connected to the counter, including counter comparator, PMOS tube and NMOS tube; two photoelectric diode, transmission tube, programmable gain amplifier, a comparator, a PMOS chip is arranged at the top tube, pipe, tube, source follower reset for the strobe tube, NMOS tube, the counter chip is arranged on the bottom, top, bottom chip chip using 3D stacked in a way to connect It can avoid the influence of the noise produced by the digital circuit to the analog circuit part, and can save the manufacturing cost and reduce the chip size.
【技术实现步骤摘要】
一种三维堆叠图像传感器芯片结构
本专利技术涉及图像传感器
,更具体地,涉及一种三维堆叠图像传感器芯片结构。
技术介绍
随着CIS(CMOS图像传感器)芯片朝着高分辨率、高性能方向发展,3Dstack(三维堆叠)技术越来越多地用到CIS的设计与制造中。通过三维堆叠技术将Pixel(像元)中的器件分开放到上下堆叠的两块芯片中,缩小了单个Pixel的面积,同时可以实现对Pixel中不同器件的分别调整工艺,有利于提升CIS芯片的性能。现在的图像传感器芯片中通常使用PGA(可编程增益放大器)+ADC(模拟数字转换器)结构作为Pixel输出的电压信号的读出电路。为实现高帧率,PGA+ADC结构的读出电路通常使用列级结构,即每列Pixel对应一列读出电路。常用的列级ADC结构为积分型ADC结构,列级中主要由一个Comparator(比较器)和一个COUNTER(计数器)组成。请参阅图1,图1是一种传统的三维堆叠CIS芯片结构示意图。如图1所示,传统的三维堆叠CIS芯片结构将位于像元阵列区域(PixelArray区域)的像元(图示线框11代表像元阵列中一个像元Onepixel所占的区域)中的光电二极管PD和传输管M1制造在一块顶部芯片Topchip上,将像元中的复位管M2、源跟随管M3、行选通管M4和其它外围读出电路制造在另一块底部芯片Bottomchip上,两块芯片使用三维堆叠技术连接在一起。在上述传统的三维堆叠CIS芯片结构中,像元输出电压的读出电路,如可编程增益放大器PGA、模拟数字转换器ADC,以及数字控制和数据处理电路Digital等都集成在底部芯片中。由 ...
【技术保护点】
一种三维堆叠图像传感器芯片结构,其特征在于,包括依次连接的像元的光电二极管、控制电路以及像元的外围读出电路;所述控制电路包括连接至光电二极管的传输管、复位管、源跟随管、行选通管,所述外围读出电路包括连接至行选通管的可编程增益放大器、模拟数字转换器,所述模拟数字转换器包括连接至可编程增益放大器的比较器、反相器以及计数器,所述反相器包括分别连接至比较器、计数器的一个PMOS管和一个NMOS管;其中,所述光电二极管、传输管、可编程增益放大器、比较器、PMOS管设于一个顶部芯片上,所述复位管、源跟随管、行选通管、NMOS管、计数器设于一个底部芯片上,所述顶部芯片、底部芯片使用三维堆叠方式连接在一起。
【技术特征摘要】
1.一种三维堆叠图像传感器芯片结构,其特征在于,包括依次连接的像元的光电二极管、控制电路以及像元的外围读出电路;所述控制电路包括连接至光电二极管的传输管、复位管、源跟随管、行选通管,所述外围读出电路包括连接至行选通管的可编程增益放大器、模拟数字转换器,所述模拟数字转换器包括连接至可编程增益放大器的比较器、反相器以及计数器,所述反相器包括分别连接至比较器、计数器的一个PMOS管和一个NMOS管;其中,所述光电二极管、传输管、可编程增益放大器、比较器、PMOS管设于一个顶部芯片上,所述复位管、源跟随管、行选通管、NMOS管、计数器设于一个底部芯片上,所述顶部芯片、底部芯片使用三维堆叠方式连接在一起。2.根据权利要求1所述的三维堆叠图像传感器芯片结构,其特征在于,所述控制电路、外围读出电路在顶部芯片、底部芯片上分别对应设有多个连接节点,各对应连接节点之间通过分设于顶部芯片、底部芯片之间的各连接点相连接。3.根据权利要求1所述的三维堆叠图像传感器芯片结构,其特征在于,所述光电二极管的阳极通过顶部芯片接地,光电二极管的阴极与传输管的源极相连。4.根据权利要求1所述的三维堆叠图像传感器芯片结构,其特征在于,所述传输管的源极与光电二极管的阴极相连,传输管的栅极与光电传输控制信号相连,传输管的漏极通过顶部芯片、底部芯片之间的第一连接点同时与复位管的源极和源跟随管的栅极相连;所述复位管的栅极与复位信号相连,复位管的漏极与第一电源相连;所述源跟随管的源极与行选通管的漏极相连,源跟随管的漏极与第二电源相连;所述行选通管的栅极与行选通信号相连,行选通管的源极通过底部芯片、顶部芯片之间的第二连接点与可编程增益放大器的输入端相连...
【专利技术属性】
技术研发人员:何学红,温建新,
申请(专利权)人:上海微阱电子科技有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。