移位寄存器单元及其驱动方法、扫描驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、扫描驱动电路、阵列基板和显示装置，属于显示领域。该移位寄存器单元具有输入端和输出端，包括：分别连接输入端和第一节点的输入模块，用于在输入端处为有效电平时将第一节点处置为有效电平；分别连接输入端和第二节点的重置模块，用于在输入端处为有效电平时将第二节点处置为无效电平；分别连接第一节点和输出端的输出模块，用于在第一节点处为有效电平时利用时钟信号将输出端处置为有效电平；分别连接第一节点、输出端和第二节点的下拉模块，用于在第二节点处为有效电平时将第一节点处和输出端处置为无效电平。本发明专利技术可以解决现有GOA单元中下拉节点的电平转换容易对上拉节点的电平转换造成不良影响的问题。

Shift register unit and driving method thereof, scanning driving circuit and display device

The invention discloses a shift register unit, a scanning driving circuit, an array substrate and a display device, which belong to the display field. The shift register unit has input and output, including: input module connected to the input terminal and the first node, is used at the input to the first node level effective disposal for effective level respectively; the reset module is coupled to the input terminal and the second node is used at the input to the second node effective level the disposal of invalid level; output module is respectively connected with the first node and the output node, is used in the first level for effectively using a clock signal output end of treatment for the effective level; pull-down module is respectively connected with the first node, the output and the second node, second node is used in the effective level will be at the first node and the output end of disposal as invalid level. The invention can solve the problem that the level conversion of the pull-down node in the existing GOA unit is easy to cause adverse effects on the level conversion of the pull-up node.

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、扫描驱动电路和显示装置
本专利技术涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、扫描驱动电路和显示装置。
技术介绍
阵列基板行驱动(GatedriverOnArray，GOA)技术相较于传统工艺而言，不仅能省去承载栅极驱动器的电路板、能实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。作为采用GOA技术的栅极驱动器的基本电路单元，移位寄存器单元需要受控上拉和下拉所连接的行扫描线上的电位。由于电位下拉速度过慢容易导致显示异常，所以目前常会采用增大晶体管尺寸或设计多个晶体管共同下拉的方式来加快行扫描线上的电位下拉速度。但是，增加晶体管的设计尺寸或设置数量会使移位寄存器单元占据更多的布局空间，不利于显示产品的边框的窄化；而且随着设计尺寸和设置数量的增加，晶体管的漏电情况也变得更加难以控制，存在着现有电位下拉的设计方式不能满足应用需求的问题。
技术实现思路
本专利技术提供一种移位寄存器单元、扫描驱动电路、阵列基板和显示装置，可以解决现有电位下拉的设计方式不能满足应用需求的问题。第一方面，本专利技术提供了一种移位寄存器单元，包括输入端、复位端和输出端，还包括：分别连接所述输入端和第一节点的输入单元，被配置为在所述输入端处为有效电平时将第一节点处置为有效电平；分别连接所述第一节点和所述输出端的输出单元，被配置为在所述第一节点处为有效电平时利用时钟信号将所述输出端处置为有效电平；分别连接所述复位端、所述第一节点和所述输出端的复位单元，被配置为在所述复位端处为有效电平时将所述第一节点处和所述输出端处置为无效电平；分别连接所述复位端和第二节点的下拉控制单元，被配置为在所述第一节点处为有效电平的时段内将所述第二节点处置为有效电平，在所述复位端处由无效电平转为有效电平时使所述第二节点处的电位高度向远离无效电平的方向变化；分别连接所述第二节点和所述输出端的第一下拉单元，被配置为在所连接的控制信号为有效电平且所述第二节点处为有效电平时以与所述第二节点处的电位高度对应的速度将所述输出端处置为无效电平。在一种可能的实现方式中，所述下拉控制单元包括第一晶体管和第一电容，所述第一下拉单元包括第二晶体管和第三晶体管；其中，所述第一晶体管的栅极连接所述输入端，第一极连接所述第一节点，第二极连接所述第二节点；所述第一电容的第一端连接所述第二节点，第二端连接所述复位端；所述第二晶体管的栅极连接所述控制信号，第一极连接所述第二节点，第二极连接所述第三晶体管的栅极；所述第三晶体管的第一极连接所述输出端，第二极连接所述输出端处的无效电平电压；其中，所述控制信号的有效电平是能够使所述第二晶体管将第一极与第二极之间导通的电平；所述第一极和所述第二极分别是源极和漏极中的一个。在一种可能的实现方式中，所述输出单元包括第二电容和第四晶体管；其中，所述第二电容的第一端连接所述第一节点，第二端连接所述输出端；所述第四晶体管的栅极连接所述第一节点，第一极连接所述时钟信号，第二极连接所述输出端。在一种可能的实现方式中，所述复位单元包括第五晶体管和第六晶体管；其中，所述第五晶体管的栅极连接所述复位端，第一极连接所述第一节点，第二极连接所述第一节点的无效电平电压；所述第六晶体管的栅极连接所述复位端，第一极连接所述输出端，第二极连接所述输出端的无效电平电压。在一种可能的实现方式中，所述输入单元包括第七晶体管；其中，所述第七晶体管的栅极和第一极连接所述输入端，第二极连接所述第一节点。在一种可能的实现方式中，所述移位寄存器单元还包括：分别连接所述第二节点和所述第一节点的第二下拉单元，被配置为在所连接的控制信号为有效电平且所述第二节点处为有效电平时将所述第一节点处置为无效电平。在一种可能的实现方式中，所述第二下拉单元包括第八晶体管和第九晶体管；其中，所述第八晶体管的栅极连接所述控制信号，第一极连接所述第二节点，第二极连接所述第九晶体管的栅极；所述第九晶体管的第一极连接所述第一节点，第二极连接所述第一节点处的无效电平电压；其中，所述控制信号的有效电平是能够使所述第八晶体管将第一极与第二极之间导通的电平；所述第一极和所述第二极分别是源极和漏极中的一个。第二方面，本专利技术还提供了一种上述任意一种的移位寄存器单元的驱动方法，所述驱动方法包括：在所述复位端处由无效电平转为有效电平时，将连接至所述第一下拉单元的控制信号由无效电平转为有效电平。第三方面，本专利技术还提供了一种阵列基板，所述阵列基板包括至少一个扫描驱动电路，所述扫描驱动电路包括多级上述任意一种的移位寄存器单元。第四方面，本专利技术还提供了一种显示装置，所述显示装置包括上述任意一种的阵列基板。由上述技术方案可知，基于下拉控制单元和第一下拉单元的设置，本专利技术能够利用移位寄存器单元的复位端处的电平转换使第二节点的电位高度在原有有效电平的基础上进一步向远离无效电平的方向变化(例如可以在高电平的基础上变为更高电位的高电平)，从而可以通过第一下拉单元实现对输出端处的快速下拉或快速上拉，可以解决现有电位下拉的设计方式不能满足应用需求的问题。相比于现有技术，本专利技术能够在移位寄存器单元中以尺寸更小而数量更少的晶体管实现更快速的电位下拉，从而具有更优的信号输出性能。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，这些附图的合理变型也都涵盖在本专利技术的保护范围中。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图；图2是本专利技术又一实施例提供的移位寄存器单元的电路结构图；图3是图2所示的移位寄存器单元的电路时序图；图4是本专利技术又一实施例提供的移位寄存器单元的电路结构图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，本专利技术使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本专利技术中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图。参见图1，本专利技术实施例的移位寄存器单元包括输入端IN、复位端RES和输出端OUT，还包括：分别连接输入端IN和第一节点PU的输入单元11，被配置为在输入端IN处为有效电平时将第一节点PU处置为有效电平；分别连接第一节点PU和输出端OUT的输出单元12，被配置为在第一节点PU处为有效电平时利用时钟信号将输出端OUT处置为有效电平；分本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括输入端、复位端和输出端，还包括：分别连接所述输入端和第一节点的输入单元，被配置为在所述输入端处为有效电平时将第一节点处置为有效电平；分别连接所述第一节点和所述输出端的输出单元，被配置为在所述第一节点处为有效电平时利用时钟信号将所述输出端处置为有效电平；分别连接所述复位端、所述第一节点和所述输出端的复位单元，被配置为在所述复位端处为有效电平时将所述第一节点处和所述输出端处置为无效电平；分别连接所述复位端和第二节点的下拉控制单元，被配置为在所述第一节点处为有效电平的时段内将所述第二节点处置为有效电平，在所述复位端处由无效电平转为有效电平时使所述第二节点处的电位高度向远离无效电平的方向变化；分别连接所述第二节点和所述输出端的第一下拉单元，被配置为在所连接的控制信号为有效电平且所述第二节点处为有效电平时以与所述第二节点处的电位高度对应的速度将所述输出端处置为无效电平。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括输入端、复位端和输出端，还包括：分别连接所述输入端和第一节点的输入单元，被配置为在所述输入端处为有效电平时将第一节点处置为有效电平；分别连接所述第一节点和所述输出端的输出单元，被配置为在所述第一节点处为有效电平时利用时钟信号将所述输出端处置为有效电平；分别连接所述复位端、所述第一节点和所述输出端的复位单元，被配置为在所述复位端处为有效电平时将所述第一节点处和所述输出端处置为无效电平；分别连接所述复位端和第二节点的下拉控制单元，被配置为在所述第一节点处为有效电平的时段内将所述第二节点处置为有效电平，在所述复位端处由无效电平转为有效电平时使所述第二节点处的电位高度向远离无效电平的方向变化；分别连接所述第二节点和所述输出端的第一下拉单元，被配置为在所连接的控制信号为有效电平且所述第二节点处为有效电平时以与所述第二节点处的电位高度对应的速度将所述输出端处置为无效电平。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制单元包括第一晶体管和第一电容，所述第一下拉单元包括第二晶体管和第三晶体管；其中，所述第一晶体管的栅极连接所述输入端或者所述第一节点，第一极连接所述第一节点，第二极连接所述第二节点；所述第一电容的第一端连接所述第二节点，第二端连接所述复位端；所述第二晶体管的栅极连接所述控制信号或者所述复位端，第一极连接所述第二节点，第二极连接所述第三晶体管的栅极；所述第三晶体管的第一极连接所述输出端，第二极连接所述输出端处的无效电平电压；其中，所述控制信号的有效电平是能够使所述第二晶体管将第一极与第二极之间导通的电平；所述第一极和所述第二极分别是源极和漏极中的一个。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述输出单元包括第二电容和第四晶体管；其中，所述第二电容的第一端连接所述第一节点，第二端连接所述输出...

【专利技术属性】
技术研发人员：苏国火，孙志华，张旭，马伟超，张宁，唐继托，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11