阵列基板栅极驱动电路及其驱动方法和显示装置制造方法及图纸

提供一种阵列基板栅极驱动电路及其驱动方法和显示装置。该阵列基板栅极驱动电路包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。

【技术实现步骤摘要】
阵列基板栅极驱动电路及其驱动方法和显示装置
本公开涉及阵列基板栅极驱动电路及其驱动方法和显示装置。
技术介绍
阵列基板栅极驱动(GateDriveronArray，GOA)技术将栅极驱动电路通过薄膜晶体管工艺集成在显示面板内部，以便降低面板中的栅极驱动电路的成本。由于不需要进行栅极驱动电路搭接(Bonding)，GOA技术还能够提高MDL工艺产能，并且能够实现显示面板的窄边框设计。GOA电路通常包含级联的多个移位寄存器。为了防止当前帧的画面的异常显示影响到下一帧的画面，同时为了防止开机黑屏，可以针对GOA电路增加全复位(TotalReset)功能，即：在两帧之间的消隐期间(即，从GOA电路中的每个移位寄存器组中的最后一级的移位寄存器的上拉节点和输出端的复位都已完成开始、到该每个移位寄存器组中的第一级移位寄存器接收到新一帧的帧起始信号STV之前的某个时间段)内，使用由单独设置的时钟控制电路(T-CON)所提供的全复位信号，针对该GOA电路的所有移位寄存器中的上拉节点和/或输出端同时进行复位或者初始化。由于全复位信号只能在两帧之间提供，所以GOA电路中的移位寄存器在经过全复位之后仍有可能在接收输入信号之前受到外界因素干扰，并且连接位置越靠后，受到干扰的可能性就越大。另外，为了使GOA电路具备全复位功能，需要设置单独的时钟控制电路，或者使用STV信号作为全复位信号。对于电视机产品和笔记本计算机等不同的产品，全复位功能的实现方式不同，并且不存在具有普适性的电路设计。例如，对于电视机产品，可以使用STV信号充当全复位信号TRST，并在两帧之间的某个时间段(例如，消隐期间)同时发送给电视机产品的GOA电路中的每个移位寄存器。然而，这样的实现方式显著地增加了STV信号的负载。同时，仍然需要单独设置时钟控制电路，以控制发送用于全复位的STV信号的时机。与电视机产品不同，笔记本计算机等产品的STV信号的脉宽有限。如果采用与电视机产品相同的方式来实现全复位功能，则将显著地增大笔记本计算机等产品的边框。因此，针对笔记本计算机等产品，所采用的方式是使单独设置的时钟控制电路在两帧之间的某个时间段(例如，消隐期间)提供单独的全复位信号。然而，在使用这样的实现方式的情况下，单独设置的时钟控制电路需要多输出一个或两个控制信号，并且需要控制好控制信号的发送时机，导致信号的时序控制非常复杂。另外，为了实现全复位功能，需要在GOA电路中的每个移位寄存器中增加至少两个额外的晶体管(分别针对上拉节点和输出端的电位的初始化)。因此，会在不同的程度上增大边框(取决于额外增加的晶体管的大小)，不利于实现显示面板的窄边框设计。
技术实现思路
本公开的一方面涉及一种阵列基板栅极驱动电路，包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。可选地，可以将所述第三移位寄存器的输入端连接到所述第二移位寄存器的输出端，以使所述第三移位寄存器连接在所述第二移位寄存器的后一级，并且将所述第二移位寄存器的输入端连接到所述第一移位寄存器的输出端，以使所述第二移位寄存器连接在所述第一移位寄存器的后一级。可选地，可以将所述至少一个移位寄存器组的数量设置为所述阵列基板栅极驱动电路所接收的外部时钟信号的数量的一半。例如，可以将所述至少一个移位寄存器组的数量设置为3。可选地，可以在所述第一移位寄存器与所述第三移位寄存器之间设置单向导通开关，以避免所述第三移位寄存器的初始化端的信号对所述第一移位寄存器的输出端的输出产生影响。所述单向导通开关的输入端可以作为所述第三移位寄存器的初始化端，并且可以将所述单向导通开关的输出端连接到所述第三移位寄存器的复位。例如，所述单向导通开关可以包含：第一晶体管，其源极和栅极连接在一起并作为所述单向导通元件的输入端，其漏极作为所述单向导通开关的输出端。在所述第一移位寄存器与所述第三移位寄存器之间设置单向导通开关的情况下，根据本公开的阵列基板栅极驱动电路中的移位寄存器(包括所述第一移位寄存器、所述第二移位寄存器和所述第三移位寄存器)可以采用以任何方式实现的移位寄存器。在所述第三移位寄存器支持全复位功能的情况下，即在所述第三移位寄存器设置有全复位端的情况下，可以直接使用所述第三移位寄存器的全复位端作为所述初始化端，而不必在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关。当然，在这种情况下，也可以不使用全复位端，而是采用在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关的方式。可选地，所述第三移位寄存器可以包含：初始化子电路，其经由所述第三移位寄存器的初始化端接收初始化信号，并且根据所接收的初始化信号，对所述第三移位寄存器内的上拉节点的电位进行复位；输入子电路，其经由所述第三移位寄存器的输入端接收的输入信号，并且根据所接收的输入信号，控制所述上拉节点的电位；输出子电路，其经由所述第三移位寄存器的时钟信号端接收时钟信号，并且根据所接收的时钟信号以及所述上拉节点的电位，控制所述第三移位寄存器的输出端的输出；以及复位子电路，其经由所述第三移位寄存器的复位端接收复位信号，并且根据所接收的复位信号，对所述上拉节点和所述第三移位寄存器的输出端的电位进行复位。这样的第三移位寄存器本身设置有初始化端，因此不必在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关。当然，在这种情况下，也可以不使用初始化端，而是采用在所述第一移位寄存器与所述第三移位寄存器之间单独设置单向导通开关的方式。可选地，所述第三移位寄存器中的初始化子电路可以包含第一晶体管。可以将该第一晶体管的源极与栅极连接在一起并且连接到所述第三移位寄存器的初始化端，并且将该第一晶体管的漏极连接到所述第三移位寄存器的复位端。也可以将该第一晶体管的栅极、源极和漏极分别连接到所述第三移位寄存器的初始化端、上拉节点和复位端。可选地，所述第三移位寄存器中的初始化子电路还可以包含第二晶体管。可以将该第二晶体管的栅极和源极分别与所述第一晶体管的漏极和所述第三移位寄存器的输出端相连，并将该第二晶体管的漏极的电位设置为复位电位。也可以将该第二晶体管的栅极和源极分别与所述第三移位寄存器的初始化端和输出端相连，并将该第二晶体管的漏极的电位设置为复位电位。本公开的另一方面涉及一种显示装置，其包含上述任何一种阵列基板栅极驱动电路。本公开的又一方面涉及阵列基板栅极驱动电路的驱动方法，用于驱动上述任何一种阵列基板栅极驱动电路，其中，对于每个第一移位寄存器，所述方法包含：将输入信号提供到所述第一移位寄存器的输入端，使所述第一移位寄存器内的上拉节点的电位成为工作电位，在对所述第一移位寄存器提供所述输入信号之后，使所述第一移位寄存器在其输出端输出栅极驱动信号，同时将所输出的栅极驱动信号作为初始化信号提供到所述第三移位寄存器的初始化端，以对所述第三移位寄存器内的上拉节点的电位进行复位，以及在所述第一移位寄存器输出栅极驱动信号之后，将由所述第二移位寄存器所输本文档来自技高网...

【技术保护点】
一种阵列基板栅极驱动电路，包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。

【技术特征摘要】
1.一种阵列基板栅极驱动电路，包含至少一个移位寄存器组，每个移位寄存器组包含级联在一起的多个移位寄存器，所述多个移位寄存器包含第一移位寄存器、连接位置在所述第一移位寄存器之后的第二移位寄存器以及连接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器设置有初始化端，并且所述初始化端连接到所述第一移位寄存器的输出端。2.根据权利要求1所述的阵列基板栅极驱动电路，其中，所述第二移位寄存器的输入端连接到所述第一移位寄存器的输出端，并且所述第三移位寄存器的输入端连接到所述第二移位寄存器的输出端。3.根据权利要求1所述的阵列基板栅极驱动电路，其中，所述至少一个移位寄存器组的数量为所述阵列基板栅极驱动电路所接收的外部时钟信号的数量的一半。4.根据权利要求1所述的阵列基板栅极驱动电路，其中，在所述第一移位寄存器与所述第三移位寄存器之间设置有单向导通开关，其中，所述单向导通开关的输入端作为所述第三移位寄存器的初始化端，并且所述单向导通开关的输出端连接到所述第三移位寄存器的复位端。5.根据权利要求4所述的阵列基板栅极驱动电路，其中，所述单向导通开关包含：第一晶体管，其源极和栅极连接在一起并作为所述单向导通元件的输入端，其漏极作为所述单向导通开关的输出端。6.根据权利要求1所述的阵列基板栅极驱动电路，其中，在所述第三移位寄存器设置有全复位端的情况下，使用所述全复位端作为所述初始化端。7.根据权利要求1所述的阵列基板栅极驱动电路，其中，所述第三移位寄存器包含：初始化子电路，其经由所述第三移位寄存器的初始化端接收初始化信号，并且根据所接收的初始化信号，对所述第三移位寄存器内的上拉节点的电位进行复位；输入子电路，其经由所述第三移位寄存器的输入端接收的输入信号，并且根据所接收的输入信号，控制所述上拉节点的电位；输出子电路，其经由所述第三移位寄存器的时钟信号端接收时钟信号，并且根据所接收的时钟信号以及所述上拉节点的电位，控制所述第三移位寄存器的...

【专利技术属性】
技术研发人员：白雅杰，许卓，张元波，方琰，邓鸣，唐子杰，金在光，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11