一种移位寄存器、栅极驱动电路和显示装置制造方法及图纸

本实用新型专利技术提供了一种移位寄存器、栅极驱动电路和显示装置，包括第一电路单元和第二电路单元；第一电路单元包括第一输入模块、第一输出模块、第一上拉模块、第一下拉模块至第五下拉模块，第二电路单元包括第二输入模块、第二输出模块、第二上拉模块、第六下拉模块至第十下拉模块；其中，第五下拉模块响应第一复位端输出的第一复位信号，将第三电压端输出的第三电压信号传输至第一输出端，第十下拉模块响应第二复位端输入的第二复位信号，将第三电压端输出的第三电压信号传输至第二输出端，即第五下拉模块和第十下拉模块的响应信号不是时钟信号，因此，可以降低第五下拉模块和第十下拉模块中晶体管的功耗，进而可以降低移位寄存器的功耗。

【技术实现步骤摘要】
一种移位寄存器、栅极驱动电路和显示装置
本技术涉及显示设备
，更具体地说，涉及一种移位寄存器、栅极驱动电路和显示装置。
技术介绍
随着电子技术的发展，显示装置已被广泛应用到各个领域的各种电子产品中，如电视、手机、电脑、个人数字助理等，成为人们生活和工作不可或缺的一部分。现有的显示装置包括多条栅极线、多条数据线、像素阵列、栅极驱动电路和数据驱动电路，其中，栅极驱动电路包括多个移位寄存器，每个移位寄存器的输出端与一条栅极线相连，数据驱动电路与多条数据线相连。栅极驱动电路主要用于通过移位寄存器对多条栅极线进行扫描，以通过扫描栅极线对与栅极线电连接的像素阵列进行扫描，数据驱动电路主要用于向数据线输出数据驱动信号，以驱动像素阵列进行画面的显示。但是，由于现有的移位寄存器的功耗较大，因此，导致现有的显示装置的功耗也较大。
技术实现思路
有鉴于此，本技术提供了一种移位寄存器、栅极驱动电路和显示装置，以解决现有技术中的移位寄存器和显示装置功耗较大的问题。为实现上述目的，本技术提供如下技术方案：一种移位寄存器，包括第一电路单元和第二电路单元；所述第一电路单元包括第一输入模块、第一输出模块、第一上拉模块、第一下拉模块至第五下拉模块，所述第二电路单元包括第二输入模块、第二输出模块、第二上拉模块、第六下拉模块至第十下拉模块；其中，所述第一输入模块用于响应第一输入端输出的第一输入信号，将第一电压端输出的第一电压信号传输至第一节点，以及，响应第一复位端输出的第一复位信号，将第二电压端输出的第二电压信号传输至所述第一节点，其中，所述第一电压端和第二电压端输出的信号的电平相反；所述第一输出模块用于响应所述第一节点的信号，将第一时钟信号端输出的第一时钟信号传输至第一输出端；所述第一下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至第二节点和第三节点；所述第二下拉模块用于响应第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第二节点和所述第三节点；所述第一上拉模块用于响应第四电压端输出的第四电压信号，将所述第四电压信号传输至所述第二节点和所述第三节点；所述第三下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点以及所述第一输出端；所述第四下拉模块用于响应第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点和所述第一输出端；所述第五下拉模块用于响应所述第一复位端输出的第一复位信号，将所述第三电压端输出的第三电压信号传输至所述第一输出端；所述第二输入模块用于响应第二输入端输入的第二输入信号，将所述第一电压端输出的第一电压信号传输至第四节点，以及，响应第二复位端输出的第二复位信号，将所述第二电压端输出的第二电压信号传输至所述第四节点；所述第二输出模块用于响应所述第四节点的信号，将第二时钟信号端输出的第二时钟信号传输至第二输出端；所述第六下拉模块用于响应所述第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点以及第六节点；所述第七下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点和所述第六节点；所述第二上拉模块用于响应第五电压端输出的第五电压信号，将所述第五电压信号传输至所述第五节点和所述第六节点；所述第八下拉模块用于响应所述第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点以及所述第二输出端；所述第九下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点和所述第二输出端；所述第十下拉模块用于响应所述第二复位端输入的第二复位信号，将所述第三电压端输出的第三电压信号传输至所述第二输出端。一种栅极驱动电路，所述栅极驱动电路包括N个级联的移位寄存器，所述移位寄存器为如上所述的移位寄存器，其中，N为大于2的整数。一种显示装置，包括如上所述的栅极驱动电路。与现有技术相比，本技术所提供的技术方案具有以下优点：本技术所提供的移位寄存器、栅极驱动电路和显示装置，由于第五下拉模块响应第一复位端输出的第一复位信号，将第三电压端输出的第三电压信号传输至第一输出端，第十下拉模块响应第二复位端输入的第二复位信号，将第三电压端输出的第三电压信号传输至第二输出端，即第五下拉模块和第十下拉模块的响应信号不是时钟信号，因此，可以降低第五下拉模块和第十下拉模块中的晶体管的功耗，进而可以降低移位寄存器以及显示装置的功耗。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本技术实施例提供的一种移位寄存器的电路结构示意图；图2为本技术实施例提供的移位寄存器的具体结构示意图；图3为本技术实施例提供的移位寄存器进行第一顺序扫描的时序图；图4为本技术实施例提供的一种栅极驱动电路的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术实施例提供了一种移位寄存器，参考图1，图1为本技术实施例提供的一种移位寄存器的电路结构示意图，该移位寄存器包括第一电路单元和第二电路单元，其中，第一电路单元包括第一输入模块Q1、第一输出模块Q2、第一上拉模块Q3、第一下拉模块Q4、第二下拉模块Q5、第三下拉模块Q6、第四下拉模块Q7以及第五下拉模块Q8，第二电路单元包括第二输入模块R1、第二输出模块R2、第二上拉模块R3、第六下拉模块R4、第七下拉模块R5、第八下拉模块R6、第九下拉模块R7以及第十下拉模块R8。第一输入模块Q1用于响应第一输入端SET1输出的第一输入信号，将第一电压端FW输出的第一电压信号传输至第一节点P1。并且，第一输入模块Q1还用于响应第一复位端RESET1输出的第一复位信号，将第二电压端BW输出的第二电压信号传输至第一节点P1。第一电压端FW和第二电压端BW输出的信号的电平相反。第一输出模块Q2用于响应第一节点P1的信号，将第一时钟信号端CK1输出的第一时钟信号传输至第一输出端GOUT1。第一下拉模块Q4用于响应第一节点P1的信号，将第三电压端VGL输出的第三电压信号传输至第二节点P2和第三节点P3。第二下拉模块Q5用于响应第四节点P4的信号，将第三电压端VGL输出的第三电压信号传输至第二节点P2和第三节点P3。第一上拉模块Q3用于响应第四电压端V1输出的第四电压信号，将该第四电压信号传输至第二节点P2和第三节点P3。第三下拉模块Q6用于响应第二节点P2的信号，将第三电压端VGL输出的第三电压信号传输至第一节点P1以及第一输出端GOUT1。第四下拉模块Q7用于响应第五节点P5的信号，将第三电压端VGL输出的第三电压信号传输至第一节点P1和第一输出端GOUT1。第五本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括第一电路单元和第二电路单元；所述第一电路单元包括第一输入模块、第一输出模块、第一上拉模块、第一下拉模块至第五下拉模块，所述第二电路单元包括第二输入模块、第二输出模块、第二上拉模块、第六下拉模块至第十下拉模块；其中，所述第一输入模块用于响应第一输入端输出的第一输入信号，将第一电压端输出的第一电压信号传输至第一节点，以及，响应第一复位端输出的第一复位信号，将第二电压端输出的第二电压信号传输至所述第一节点，其中，所述第一电压端和第二电压端输出的信号的电平相反；所述第一输出模块用于响应所述第一节点的信号，将第一时钟信号端输出的第一时钟信号传输至第一输出端；所述第一下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至第二节点和第三节点；所述第二下拉模块用于响应第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第二节点和所述第三节点；所述第一上拉模块用于响应第四电压端输出的第四电压信号，将所述第四电压信号传输至所述第二节点和所述第三节点；所述第三下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点以及所述第一输出端；所述第四下拉模块用于响应第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点和所述第一输出端；所述第五下拉模块用于响应所述第一复位端输出的第一复位信号，将所述第三电压端输出的第三电压信号传输至所述第一输出端；所述第二输入模块用于响应第二输入端输入的第二输入信号，将所述第一电压端输出的第一电压信号传输至第四节点，以及，响应第二复位端输出的第二复位信号，将所述第二电压端输出的第二电压信号传输至所述第四节点；所述第二输出模块用于响应所述第四节点的信号，将第二时钟信号端输出的第二时钟信号传输至第二输出端；所述第六下拉模块用于响应所述第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点以及第六节点；所述第七下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点和所述第六节点；所述第二上拉模块用于响应第五电压端输出的第五电压信号，将所述第五电压信号传输至所述第五节点和所述第六节点；所述第八下拉模块用于响应所述第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点以及所述第二输出端；所述第九下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点和所述第二输出端；所述第十下拉模块用于响应所述第二复位端输入的第二复位信号，将所述第三电压端输出的第三电压信号传输至所述第二输出端。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括第一电路单元和第二电路单元；所述第一电路单元包括第一输入模块、第一输出模块、第一上拉模块、第一下拉模块至第五下拉模块，所述第二电路单元包括第二输入模块、第二输出模块、第二上拉模块、第六下拉模块至第十下拉模块；其中，所述第一输入模块用于响应第一输入端输出的第一输入信号，将第一电压端输出的第一电压信号传输至第一节点，以及，响应第一复位端输出的第一复位信号，将第二电压端输出的第二电压信号传输至所述第一节点，其中，所述第一电压端和第二电压端输出的信号的电平相反；所述第一输出模块用于响应所述第一节点的信号，将第一时钟信号端输出的第一时钟信号传输至第一输出端；所述第一下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至第二节点和第三节点；所述第二下拉模块用于响应第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第二节点和所述第三节点；所述第一上拉模块用于响应第四电压端输出的第四电压信号，将所述第四电压信号传输至所述第二节点和所述第三节点；所述第三下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点以及所述第一输出端；所述第四下拉模块用于响应第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第一节点和所述第一输出端；所述第五下拉模块用于响应所述第一复位端输出的第一复位信号，将所述第三电压端输出的第三电压信号传输至所述第一输出端；所述第二输入模块用于响应第二输入端输入的第二输入信号，将所述第一电压端输出的第一电压信号传输至第四节点，以及，响应第二复位端输出的第二复位信号，将所述第二电压端输出的第二电压信号传输至所述第四节点；所述第二输出模块用于响应所述第四节点的信号，将第二时钟信号端输出的第二时钟信号传输至第二输出端；所述第六下拉模块用于响应所述第四节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点以及第六节点；所述第七下拉模块用于响应所述第一节点的信号，将所述第三电压端输出的第三电压信号传输至所述第五节点和所述第六节点；所述第二上拉模块用于响应第五电压端输出的第五电压信号，将所述第五电压信号传输至所述第五节点和所述第六节点；所述第八下拉模块用于响应所述第五节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点以及所述第二输出端；所述第九下拉模块用于响应所述第二节点的信号，将所述第三电压端输出的第三电压信号传输至所述第四节点和所述第二输出端；所述第十下拉模块用于响应所述第二复位端输入的第二复位信号，将所述第三电压端输出的第三电压信号传输至所述第二输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述第五下拉模块包括第一晶体管；所述第一晶体管的控制端与所述第一复位端相连，所述第一晶体管的第一端与所述第三电压端相连，所述第一晶体管的第二端与所述第一输出端相连；所述第十下拉模块包括第二晶体管；所述第二晶体管的控制端与所述第二复位端相连，所述第二晶体管的第一端与所述第三电压端相连，所述第二晶体管的第二端与所述第二输出端相连。3.根据权利要求1所述的移位寄存器，其特征在于，所述第一输入模块包括第三晶体管和第四晶体管；所述第三晶体管的控制端与所述第一输入端相连，所述第三晶体管的第一端与所述第一电压端相连，所述第三晶体管的第二端与所述第一节点相连；所述第四晶体管的控制端与所述第一复位端相连，所述第四晶体管的第一端与所述第二电压端相连，所述第四晶体管的第二端与所述第一节点相连；所述第二输入模块包括第五晶体管和第六晶体管；所述第五晶体管的控制端与所述第二输入端相连，所述第五晶体管的第一端与所述第一电压端相连，所述第五晶体管的第二端与所述第四节点相连；所述第六晶体管的控制端与所述第二复位端相连，所述第六晶体管的第一端与所述第二电压端相连，所述第六晶体管的第二端与所述第四节点相连。4.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括第七晶体管和第一电容；所述第七晶体管的控制端与所述第一节点相连，所述第七晶体管的第一端与所述第一时钟信号端相连，所述第七晶体管的第二端与所述第一输出端相连；所述第一电容连接在所述第一节点和所述第一输出端之间；所述第二输出模块包括第八晶体管和第二电容；所述第八晶体管的控制端与所述第四节点相连，所述第八晶体管的第一端与所述第二时钟信号端相连，所述第八晶体管的第二端与所述第二输出端相连；所述第二电容连接在所述第四节点和所述第二输出端之间。5.根据权利要求1所述的移位寄存器，其特征在于，所述第一下拉模块包括第九晶体管和第十晶体管；所述第九晶体管的控制端与所述第...

【专利技术属性】
技术研发人员：金慧俊，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：新型
国别省市：上海,31