The invention provides a shift register, a driving method thereof and a gate drive circuit. The shift register comprises a node control unit, a gate signal output unit and threshold voltage control unit, control unit for controlling the node node node pull and drop potential, the gate signal output unit used in the control of the first clock input pull-up and pull-down node, node, control signal output end of the output gate driving signal the threshold voltage control unit for controlling of the end and drop nodes, eliminate the gate signal output unit in noise elimination threshold voltage drift transistor. The invention avoids the rise of transistor threshold voltage, eliminating the threshold voltage rising transistor is not easy to open, to maximize the solution to the noise removal effect transistor failure problem, improves the stability and reliability of the use of the shift register, and increasing the service life.
【技术实现步骤摘要】
移位寄存器及其驱动方法和栅极驱动电路
本专利技术涉及显示
,具体涉及一种移位寄存器及其驱动方法和栅极驱动电路。
技术介绍
近年来,平板显示器,如薄膜晶体管液晶显示面板(ThinFilmTransistor-LiquidCrystalDisplay,TFT-LCD)和有源矩阵有机发光二极管显示面板(ActiveMatrixOrganicLightEmittingDiode,AMOLED),由于具有重量轻,厚度薄以及低功耗等优点,因而被广泛应用于电视、手机等电子产品中。TFT-LCD或AMOLED显示面板由水平和垂直两个方向的像素矩阵构成,通过驱动电路来驱动显示面板中的各个像素进行显示。驱动电路主要包含栅极驱动电路和数据驱动电路,其中,数据驱动电路用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示面板的数据线,栅极驱动电路通常由移位寄存器实现,移位寄存器将时钟信号转换成开启/关断电压,分别输出到显示面板的各条栅线上。每条栅线通常与一个移位寄存器(即移位寄存器的一级)连接,通过使得各个移位寄存器依序轮流输出开启电压,实现对显示面板中像素的逐行扫描。随着显示技术的发展,高分辨率、窄边框的显示面板成为发展的趋势,为此出现了阵列基板栅极驱动(GateDriveronArray,GOA)技术。GOA技术直接将显示面板的栅极驱动电路集成在阵列基板上,以代替外接驱动芯片,具有成本低、工序少、产能高等优点。目前的GOA结构中,部分晶体管需要长期处于开启状态以去除噪音。但经本申请专利技术人研究发现,现有GOA结构存在长时间使用后晶体管去除噪音 ...
【技术保护点】
一种移位寄存器,其特征在于,包括信号输入端、复位端、第一时钟输入端、第二时钟输入端、控制端和信号输出端,还包括:节点控制单元,分别与所述信号输入端、复位端、第二时钟输入端连接,用于控制上拉节点和下拉节点的电位;栅极信号输出单元,分别与所述第一时钟输入端、上拉节点、下拉节点和信号输出端连接,用于在所述第一时钟输入端、上拉节点和下拉节点的控制下,控制所述信号输出端输出栅极驱动信号;阈值电压控制单元,分别与所述控制端、下拉节点和栅极信号输出单元连接,用于在所述控制端和下拉节点的控制下,消除所述栅极信号输出单元中噪声消除晶体管的阈值电压漂移。
【技术特征摘要】
1.一种移位寄存器,其特征在于,包括信号输入端、复位端、第一时钟输入端、第二时钟输入端、控制端和信号输出端,还包括:节点控制单元,分别与所述信号输入端、复位端、第二时钟输入端连接,用于控制上拉节点和下拉节点的电位;栅极信号输出单元,分别与所述第一时钟输入端、上拉节点、下拉节点和信号输出端连接,用于在所述第一时钟输入端、上拉节点和下拉节点的控制下,控制所述信号输出端输出栅极驱动信号;阈值电压控制单元,分别与所述控制端、下拉节点和栅极信号输出单元连接,用于在所述控制端和下拉节点的控制下,消除所述栅极信号输出单元中噪声消除晶体管的阈值电压漂移。2.根据权利要求1所述的移位寄存器,其特征在于,所述节点控制单元包括上拉节点控制单元和下拉节点控制单元,其中,所述上拉节点控制单元,分别与所述信号输入端、复位端、上拉节点和下拉节点连接,用于当所述信号输入端的输入信号为高电平时,控制上拉节点的电位为高电平;还用于当所述复位端的输入信号为高电平时,控制上拉节点的电位为低电平;所述下拉节点控制单元,分别与所述第二时钟输入端、上拉节点和下拉节点连接,用于当上拉节点的电位为高电平时,控制下拉节点的电位为低电平;还用于当所述第二时钟输入端的输入信号为高电平时,控制下拉节点的电位为高电平。3.根据权利要求2所述的移位寄存器,其特征在于,所述上拉节点控制单元包括第一晶体管、第二晶体管和第七晶体管,其中,所述第一晶体管,栅极和第一极与所述信号输入端连接,第二极与上拉节点连接;所述第二晶体管,栅极与所述复位端连接,第一极与上拉节点连接,第二极与低电平输入端VSS连接;所述第七晶体管,栅极与下拉节点连接,第一极与上拉节点连接,第二极与低电平输入端连接。4.根据权利要求3所述的移位寄存器,其特征在于,所述第一晶体管用于在信号输入端的输入信号为高电平时开启,将上拉节点的电位拉高,对栅极信号输出单元中的第一电容进行充电;所述第二晶体管用于在复位端的输入信号为高电平时开启,对上拉节点放电,将上拉节点的电位拉低至低电平输入端的低电平;所述第七晶体管用于在下拉节点为高电平时开启,对上拉节点放电,将上拉节点的电位拉低至低电平输入端的低电平。5.根据权利要求2所述的移位寄存器,其特征在于,所述下拉节点控制单元包括第五晶体管和第六晶体管,其中,所述第五晶体管,栅极与上拉节点连接,第一极与下拉节点连接,第二极与低电平输入端连接;所述第六晶体管,栅极和第二极与所述第二时钟输入端连接,第一极与下拉节点连接。6.根据权利要求5所述的移位寄存器,其特征在于,所述第五晶体管用于在上拉节点为高电平时开启,将下拉节点的电位拉低至低电平输入端的低电平;在上拉节点为低电平时关断,使下拉节点保持高电平;所述第六晶体管用于在第二时钟输入端的输入信号为高电平时开启,将下拉节点拉高至高电平。7.根据权利要求1所述的移位寄存器,其特征在于,所述栅极信号输出单元包括第三晶体管、第四晶体管、第八晶体管和第一电容,其中,所述第三晶体管,栅极与上拉节点连接,第一极与所述第一时钟输入端连接,第二极与所述信号输出端连接;所述第四晶体管,栅极与所述复位端连接,第一极与所述信号输出端连接,第二极与所述阈值电压控制单元连接;所述第八晶体管,栅极与下拉节点连接,第一极与所述信号输出端连接,第二极与所述阈值电压控制单元连接;所述第一电容,第一端与上拉节点连接,第二端与所述信号输出端连接。8.根据权利要求7所述的移位寄存器,其特征在于,所述第三晶体管用于在上拉节点为高电平时开启,将第一时钟输入端的高电平输入信号作为栅极驱动信号从信号输出端输出;所述第四晶体管用于在复位端的输入信号为高电平时开启,对信号输出端放电,将信号输出端的电位拉低至低电平输入端的...
【专利技术属性】
技术研发人员:陈鹏,
申请(专利权)人:合肥鑫晟光电科技有限公司,京东方科技集团股份有限公司,
类型:发明
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。