移位寄存器单元、栅极驱动电路以及驱动方法技术

公开了一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。移位寄存器单元包括输入模块、输出模块、输出复位模块以及第一电容，其中第一电容连接在上拉节点和第二时钟信号端之间，被配置为通过第二时钟信号端接入的第二时钟信号来维持上拉节点的高电平。该移位寄存器单元还包括连接在下拉节点和第一电压输入端之间的第二电容，被配置为在一帧扫描结束后的消隐时间，通过第一电压输入端接入的反向偏置电压来拉低下拉节点的电平。该移位寄存器单元结构简单，具有全摆幅输出，功耗低、噪声小，与输出端连接的薄膜晶体管的阈值电压的漂移得到恢复，从而维持液晶面板的正常显示。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路以及驱动方法
本公开涉及显示
，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。
技术介绍
在显示
，液晶显示屏是目前常用的平板显示屏，液晶显示屏的像素阵列通常包括交错的多行栅线和多列数据线。其中，对栅线的驱动可以通过在液晶面板外部连接集成电路来完成。近年来随着非晶硅薄膜工艺的不断提高，也可以直接将栅极驱动电路制作在薄膜晶体管阵列基板上构成GOA(GatedriverOnArray)电路来对栅线进行驱动。由于GOA电路可以直接制作在液晶显示屏周围，因此其简化了制造工艺，降低了产品成本，提高了液晶显示屏的集成度，从而使液晶显示屏趋向于更加薄型化。现有的栅极驱动电路的设计较为复杂，通常采用很多的时钟信号以及很多的薄膜晶体管，导致电路功耗较大，噪声较多。此外，现有的栅极驱动电路在一帧扫描中，电路输出端输出高电平后一直保持低电平，因此下拉节点必须一直维持较高的正电平以使与输出端连接的薄膜晶体管导通，从而拉低输出端电平，这样的薄膜晶体管栅极持续较高的正电平容易造成薄膜晶体管的阈值电压漂移，严重影响液晶面板的正常显示。
技术实现思路
针对以上问题，本公开提出了一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。其中，该移位寄存器单元结构简单，具有全摆幅输出，功耗低、噪声小，与输出端连接的薄膜晶体管的阈值电压的漂移得到恢复，从而维持液晶面板的正常显示。根据本公开的一方面，提出了一种移位寄存器单元，包括：输入模块(101)，连接在输入端、第一时钟信号端、上拉节点和下拉节点之间，被配置为在输入端接入的输入信号和第一时钟信号端接入的第一时钟信号的控制下，对上拉节点进行充电并且对下拉节点进行复位；输出模块(102)，连接在上拉节点、第二时钟信号端和输出端之间，被配置为在上拉节点的电平的控制下，将第二时钟信号端接入的第二时钟信号输出到输出端；输出复位模块(103)，连接在下拉节点和输出端之间，被配置为在下拉节点的电平的控制下，对输出端进行复位；以及第一电容(C1)，其连接在上拉节点和第二时钟信号端之间，被配置为通过第二时钟信号端接入的第二时钟信号来维持上拉节点的高电平。可选地，该移位寄存器单元还包括：下拉节点控制模块(104)，连接在复位端和下拉节点之间，被配置为在复位端接入的复位信号的控制下，对下拉节点进行充电。可选地，该输入模块(101)包括：第一晶体管(T1)，其控制极连接到第一时钟信号端，输入极连接到输入端，输出极连接到上拉节点；以及第二晶体管(T2)，其控制极连接到上拉节点，输入极连接到第二电压输入端，输出极连接到下拉节点。可选地，该输出模块(102)包括：第三晶体管(T3)，其控制极连接到上拉节点，输入极连接到第二时钟信号端，输出极连接到输出端；以及第三电容(C3)，其连接在上拉节点与输出端之间。可选地，该输出复位模块(103)包括：第四晶体管(T4)，其控制极连接到下拉节点，输入极连接到第二电压输入端，输出极连接到输出端。可选地，该下拉节点控制模块(104)包括：第五晶体管(T5)，其控制极和输入极连接到复位端，输出极连接到下拉节点。根据本公开的另一方面，提出了一种栅极驱动电路，包括级级联的该移位寄存器单元，其中，每一级移位寄存器单元的输出端连接到对应的一条栅线，其中，第一级移位寄存器单元的输出端连接到第二级移位寄存器单元的输入端，最后一级移位寄存器单元的输出端连接到倒数第二级移位寄存器单元的复位端，除了第一级移位寄存器单元之外，每一级移位寄存器单元的输出端还连接到上一级移位寄存器单元的复位端，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的输出端还连接到下一级移位寄存器单元的输入端，其中，第N级移位寄存器单元的第一时钟信号端和第二时钟信号端分别接入第一时钟信号和第二时钟信号，第N+1级移位寄存器单元的第一时钟信号端和第二时钟信号端分别接入第二时钟信号和第一时钟信号，其中，第一时钟信号和第二时钟信号的周期相同并且时序相反。根据本公开的又一方面，提出了一种应用于该移位寄存器单元的驱动方法，包括：输入端接入输入信号，第一时钟信号端接入第一时钟信号，使得上拉节点充电到第一高电平，并且对下拉节点进行复位；以及第二时钟信号端接入第二时钟信号，使得输出端输出第二时钟信号，通过电容自举效应使得上拉节点的电平从第一高电平升高到第二高电平，第一电容(C1)通过第二时钟信号端接入的第二时钟信号来维持上拉节点的第二高电平。可选地，该移位寄存器单元的驱动方法还包括：复位端接入复位信号，使得下拉节点充电到高电平，从而将输出端的电平复位。根据本公开的原理，该移位寄存器单元具有数量较少的时钟信号以及薄膜晶体管，结构简单；可以利用连接在上拉节点和第二时钟信号端之间的第一电容通过第二时钟信号端接入的第二时钟信号来维持上拉节点的高电平，从而使得该移位寄存器单元具有全摆幅输出，功耗低、噪声小。可选地，该移位寄存器单元还包括：第二电容(C2)，其连接在下拉节点和第一电压输入端之间，被配置为在一帧扫描结束后的消隐时间，通过第一电压输入端接入的反向偏置电压来拉低下拉节点的电平。可选地，该移位寄存器单元的驱动方法还包括：在一帧扫描结束后的消隐时间，第二电容C2通过第一电压输入端接入的反向偏置电压来拉低下拉节点的电平。根据本公开的原理，该移位寄存器单元可以在一帧扫描结束后的消隐时间，利用连接在下拉节点和第一电压输入端之间的第二电容通过第一电压输入端接入的反向偏置电压来拉低下拉节点的电平，使得该移位寄存器单元中与输出端连接的薄膜晶体管的控制极处于负电平的状态，该薄膜晶体管的阈值电压的漂移得到恢复，从而维持液晶面板的正常显示。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。图1是根据本公开的实施例的移位寄存器单元的框图；图2图示了根据本公开的实施例的移位寄存器单元的电路结构；图3图示了可用于本公开的实施例的移位寄存器单元的有关信号时序；图4是未添加第二电容和第一电压输入端的移位寄存器单元的设计仿真图；图5是根据本公开的实施例的添加了第二电容和第一电压输入端的移位寄存器单元的设计仿真图；图6是根据本公开的实施例的栅极驱动电路的整体连接结构示意图；图7是根据本公开的实施例的移位寄存器单元的两级级联的栅极驱动电路仿真图；图8是根据本公开的实施例的移位寄存器单元的六级级联的栅极驱动电路仿真图；以及图9是根据本公开的实施例的应用于移位寄存器单元的驱动方法的流程图。具体实施方式下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于本公开保护的范围。图1是根据本公开的实施例的移位寄存器单元的框图。如图1本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括：输入模块(101)，连接在输入端、第一时钟信号端、上拉节点和下拉节点之间，被配置为在输入端接入的输入信号和第一时钟信号端接入的第一时钟信号的控制下，对上拉节点进行充电并且对下拉节点进行复位；输出模块(102)，连接在上拉节点、第二时钟信号端和输出端之间，被配置为在上拉节点的电平的控制下，将第二时钟信号端接入的第二时钟信号输出到输出端；输出复位模块(103)，连接在下拉节点和输出端之间，被配置为在下拉节点的电平的控制下，对输出端进行复位；以及第一电容(C1)，其连接在上拉节点和第二时钟信号端之间，被配置为通过第二时钟信号端接入的第二时钟信号来维持上拉节点的高电平。

【技术特征摘要】
1.一种移位寄存器单元，包括：输入模块(101)，连接在输入端、第一时钟信号端、上拉节点和下拉节点之间，被配置为在输入端接入的输入信号和第一时钟信号端接入的第一时钟信号的控制下，对上拉节点进行充电并且对下拉节点进行复位；输出模块(102)，连接在上拉节点、第二时钟信号端和输出端之间，被配置为在上拉节点的电平的控制下，将第二时钟信号端接入的第二时钟信号输出到输出端；输出复位模块(103)，连接在下拉节点和输出端之间，被配置为在下拉节点的电平的控制下，对输出端进行复位；以及第一电容(C1)，其连接在上拉节点和第二时钟信号端之间，被配置为通过第二时钟信号端接入的第二时钟信号来维持上拉节点的高电平。2.根据权利要求1所述的移位寄存器单元，还包括：下拉节点控制模块(104)，连接在复位端和下拉节点之间，被配置为在复位端接入的复位信号的控制下，对下拉节点进行充电。3.根据权利要求1所述的移位寄存器单元，还包括：第二电容(C2)，其连接在下拉节点和第一电压输入端之间，被配置为在一帧扫描结束后的消隐时间，通过第一电压输入端接入的反向偏置电压来拉低下拉节点的电平。4.根据权利要求1至3中任一项所述的移位寄存器单元，其中，输入模块(101)包括：第一晶体管(T1)，其控制极连接到第一时钟信号端，输入极连接到输入端，输出极连接到上拉节点；以及第二晶体管(T2)，其控制极连接到上拉节点，输入极连接到第二电压输入端，输出极连接到下拉节点。5.根据权利要求1至3中任一项所述的移位寄存器单元，其中，输出模块(102)包括：第三晶体管(T3)，其控制极连接到上拉节点，输入极连接到第二时钟信号端，输出极连接到输出端；以及第三电容(C3)，其连接在上拉节点与输出端之间。6.根据权利要求1至3中任一项所述的移位寄存器单元，其中，输出复位模块(103)包括：第四晶体管(T4)，其控制极连接到下拉节点，输入极连接到第二电压输入端，输出极连接到输出端。7.根据权利要求2所述的移位...

【专利技术属性】
技术研发人员：李蒙，李永谦，徐攀，张淼，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11