高性能互连物理层制造技术

本发明专利技术涉及高性能互连物理层。链路的重新初始化可以不终止链路而发生，其中链路包括，发射机和接收机耦合至多个巷道中的每个巷道，链路的重新初始化包括在每一个巷道上发射预定义的序列。

High performance interconnect physical layer

The present invention relates to a high performance interconnect physical layer. The re initialization link can not terminate the link and link, which includes each transmitter and receiver coupled to a roadway in tunnel, the re initialization link includes the sequence of predefined emission in each lane of the.

【技术实现步骤摘要】
高性能互连物理层本申请是PCT国际申请号为PCT/US2013/032690、国际申请日为2013年3月15日、中国国家申请号为201380016998.8、题为“高性能互连物理层”的申请的分案申请。领域本公开案一般涉及计算机开发领域，尤其涉及包括协调相互依赖的受约束系统的软件开发。背景半导体处理和逻辑设计中的进展允许增加集成电路器件上存在的逻辑的数量。计算机系统配置必然已经从系统中的单个或多个集成电路演进为个别集成电路上存在的多核、多硬件线程及多逻辑处理器，以及这种处理器内集成的其他接口。处理器或集成电路一般包括单个物理处理器模，其中处理器模可包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。作为在较小的封装包内适配更多处理能力的较高能力的结果，较小的计算设备越来越流行。智能电话、平板电脑、超薄笔记本电脑及其他用户设备呈指数型增长。然而，这些较小设备依赖于服务器来进行数据存储以及超出规格的复杂处理。因而，也增加了对高性能计算市场(即，服务器空间)的需求。例如，在现代服务器中，一般不仅存在具有多个核的单个处理器，也存在多个物理处理器(也称为多个插槽(socket))来提高计算能力。但随着处理能力随着计算系统中设备数量而增长，插槽及其他设备间的通信变得更为关键。实际上，互连已经从主要处理电子通信的较传统的多点总线增长为便于快速通信的全面互连基础结构。不幸的是，由于存在对将来处理器以甚至更高速率进行消耗的需求，对现有互连基础结构的能力也存在相应的需求。附图简述图1示出按照一实施例的系统的简化框图，该系统包括一系列点对点互连以连接计算机系统中的多个I/O设备；图2示出按照一实施例的分层协议栈的简化框图；图3示出事务描述符的实施例。图4示出串行点对点链路的实施例。图5示出潜在的高性能互连(HPI)系统配置的多个实施例。图6示出与HPI相关联的分层协议栈的实施例。图7示出示例状态机的表示。图8示出示例控制超序列。图9示出到部分宽度状态的示例转换的流程图。图10示出包括多核处理器的计算系统的框图的实施例。图11示出包括多核处理器的计算系统的框图的另一实施例。图12示出处理器的框图的实施例。图13示出包括处理器的计算系统的框图的另一实施例。图14示出包括多个处理器插槽的计算系统的框图的实施例。图15示出计算系统的框图的另一实施例。各附图中的相同附图标记和名称表示相同的元件。详细描述在以下描述中，提出了许多具体细节以便更透彻地理解本专利技术，诸如具体处理器和系统配置类型、具体硬件结构、具体结构和微结构细节、具体寄存器配置、具体指令类型、具体系统组件、具体处理器流水线阶段、具体互连层、具体分组/事务配置、具体事务名称、具体协议交换、具体链路宽度、具体实现方式以及操作等等的多个示例。然而，对于本领域技术人员显而易见的是，不需要必须采用这些具体细节来实现本公开案的主题。在其他情况下，为避免不必要地混淆本公开案，已经避免了已知组件或方法的非常详细的描述，所述组件或方法诸如具体的和替代的处理器体系结构、所述算法的具体逻辑电路/代码、具体固件代码、低级互连操作、具体逻辑配置、具体制造技术和材料、具体编译器实现、算法用代码的具体表达、具体掉电和门控技术/逻辑以及计算机系统的其他具体操作细节。尽管可以参照具体集成电路(诸如计算平台或微处理器)中的能量保存、能量效率等来描述以下实施例，然而其他实施例可应用于其他类型的集成电路和逻辑器件。这里所述的实施例的类似技术和原理可应用于也受益于这些特征的其他类型的电路或半导体器件。例如，所公开的实施例不限于服务器计算机系统、台式计算机系统、膝上型计算机、超级本(Ultrabooks)TM，而可以用于其他设备中，诸如手持设备、智能电话、平板电脑、其他薄型笔记本电脑、芯片上系统(SOC)设备及嵌入式应用。手持设备的一些示例包括蜂窝电话、网际协议设备、数码相机、个人数字助理(PDA)及手持式PC。这里，用于高性能互连的类似技术可应用于增加低功率互连中的性能(或甚至节省功率)。嵌入式应用一般包括微控制器、数字信号处理器(DSP)、芯片上系统、网络计算机(NetPC)、机顶盒、网络中枢、广域网(WAN)交换机或者可执行以下教导的功能和操作的任何其他系统。此外，这里所描述的装置、方法和系统不限于物理计算设备，而是也关于用于能量节省和效率的软件优化。从以下描述中可显而易见，这里所描述的方法、装置和系统的实施例(无论是参照硬件、固件、软件或其组合)可被视为对于以性能考虑因素平衡的“绿色技术”将来是关键的。随着计算系统的进步，其中的组件变得更为复杂。用于在多个组件之间耦合和通信的互连体系结构的复杂度也增加，以确保对于最佳组件操作满足带宽需求。而且，不同的细分市场要求互连体系结构的不同方面来适合于相应的市场。例如，服务器要求较高性能，而移动生态系统有时能为节省功率而牺牲总性能。大多数构造的单一目的仍然是以最大的功率节省来提供最高的可能性能。而且，各种不同的互连可能潜在地受益于这里描述的主题。外设布局互连(PCI)Express(快线)(PCIe)互连构造体系结构和快速路径(QPI)构造体系结构等示例可以根据这里描述的一个或多个原理得到潜在的改进。例如，PCIe的主要目标是使来自不同厂商的组件和设备能在开放式体系结构中互操作，跨越多个细分市场、客户机(台式机和移动机)、服务器(标准和企业)以及嵌入式设备和通信设备。PCIExpress是为广泛的将来的计算和通信平台定义的高性能的、通用I/O互连。一些PCI属性(诸如其使用模型、负载存储体系结构和软件接口)已经通过其修订而被维持，而先前的并行总线实现方式已被高度可缩放的完全串行接口所替代。PCIExpress的较新版本利用了点对点互连、基于交换机的技术以及分组化协议中的进步来实现新级别的性能和特征。功率管理、服务质量(QoS)、热插拔/热交换支持、数据完整性以及差错处理是PCIExpress所支持的高级特征中的一些特征。尽管这里的主要讨论是参照新的高性能互连(HPI)体系结构，但是这里描述的本专利技术的多个方面可应用于其他互连体系结构，诸如PCIe兼容体系结构、QPI兼容体系结构、MIPI兼容体系结构、高性能体系结构或其他已知的互连体系结构。参照图1，示出了由互连一组组件的多个点对点链路组成的构造的实施例。系统100包括与控制器中枢115耦合的处理器105和系统存储器110。处理器105可以包括任何处理元件，诸如微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前端总线(FSB)106耦合至控制器中枢115。在一实施例中，FSB106是如下所述的串行点对点互连。在另一实施例中，链路106包括与不同的互连标准相兼容的串行差分互连体系结构。系统存储器110包括任何存储器设备，诸如随机存取存储器(RAM)、非易失性(NV)存储器、或可由系统100内的设备访问的其他存储器。系统存储器110通过存储器接口116耦合至控制器中枢115。存储器接口的示例包括双数据速率(DDR)存储器接口、双通道DDR存储器接口以及动态RAM(DRAM)存储器接口。在一实施例中，控制器中枢115可包括诸如PCIe互连层次结构中的根中枢(roothub)本文档来自技高网...

【技术保护点】
一种处理器设备，包括：物理层逻辑，可执行以初始化链路，其中所述链路的初始化包括在多个状态下发信令，所述多个状态包括：重置状态、检测状态、轮询状态和配置状态，其中所述物理层逻辑用于与所述检测状态相结合地向另一设备发送检测超序列，所述检测超序列包括模式，所述模式包括电空闲退出有序集(EIEOS)和一系列六个训练序列以指示所述检测状态，其中，所述六个训练序列中的每一个序列包括相应的头部。

【技术特征摘要】
2012.10.22 US 61/717,0911.一种处理器设备，包括：物理层逻辑，可执行以初始化链路，其中所述链路的初始化包括在多个状态下发信令，所述多个状态包括：重置状态、检测状态、轮询状态和配置状态，其中所述物理层逻辑用于与所述检测状态相结合地向另一设备发送检测超序列，所述检测超序列包括模式，所述模式包括电空闲退出有序集(EIEOS)和一系列六个训练序列以指示所述检测状态，其中，所述六个训练序列中的每一个序列包括相应的头部。2.如权利要求1所述的处理器设备，其特征在于，所述头部包括类型字段以指示所述训练序列对应于所述检测状态。3.如权利要求1所述的处理器设备，其特征在于，所述模式根据特定频率而重复。4.如权利要求3所述的处理器设备，其特征在于，所述模式约每1000个单位间隔(UI)重复一次。5.如权利要求1所述的处理器设备，其特征在于，所述检测超序列的实例在所述链路的多个巷道中的每一巷道上被发送。6.如权利要求5所述的处理器设备，其特征在于，所述多个巷道包括8个巷道或20个巷道中的一者。7.如权利要求1所述的处理器设备，还包括接收机，其中所述接收机用于与所述检测状态相结合地从所述另一设备接收所述检测超序列的实例。8.如权利要求7所述的处理器设备，其特征在于，所述物理层逻辑进一步用于确认所述检测超序列的所述实例以检测所述另一设备的代理。9.如权利要求1所述的处理器设备，其特征在于，所述检测状态包括发射机检测状态。10.如权利要求8所述的处理器设备，其特征在于，所述物理层逻辑进一步用于退出所述检测状态至轮询状态。11.如权利要求8所述的处理器设备，其特征在于，所述物理层逻辑用于进入所述发射机检测状态。12.如权利要求10所述的处理器设备，其特征在于，所述物理层逻辑用于从低功率状态或发射机校准状态中的一者进入所述发射机检测状态。13.一种装置，包括：与第一处理器相关联的控制器，其中所述控制器用于在所述第一处理器与第二处理器之间接口，所述第一处理器用于识别第一指令集，所述第二处理器用于识别与所述第一指令集不同的第二指令集，所述控制器包括协议层逻辑、链路层逻辑和物理层逻辑，所述物理层逻辑用于支持初始化信令以便初始化链路，其中所述信令包括在检测状态下发送的检测超序列，所述检测超序列包括根据特定频率重复的模式，且所述模式包括有序集(OS)和一系列训练序列以指示所述检测状态，所述一系列训练序列中的每一个训练序列包括标识所述检测状态的相应头部。14.如权利要求13所述的装置，其特征在于还包括所述第一处理器。15.如...

【专利技术属性】
技术研发人员：V·艾耶，D·S·尤，R·G·布朗肯希普，F·斯帕戈纳，A·古普塔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US