The invention relates to controlling the reception and transmission of messages in a multi link link layer microchip. A link layer control message is generated and included in the microchip to be sent to the device on the serial data link. A microchip sent over a data link includes a plurality of time slots. In some ways, control messages can include virus alert messages, poison alert messages, credit return messages, and confirmation.
【技术实现步骤摘要】
控制多时隙链路层微片中的消息收发本申请是申请日为2013年3月15日申请号为第201380049212.2号专利技术名称为“控制多时隙链路层微片中的消息收发”的中国专利申请的分案申请。领域本公开内容通常涉及计算机开发的领域,且尤其涉及相互依赖的约束系统的协调的软件开发。背景半导体处理和逻辑设计的进步已经允许可以出现在集成电路设备上的逻辑的数量的增加。作为必然的结果,计算机系统配置已经从一个系统中的单个或多个集成电路进化成出现在单个集成电路上的多核、多硬件线程和多逻辑处理器,以及集成在这样的处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯,其中处理器管芯可以包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等等。作为在更小的封装中提供更多的处理能力的更大能力的结果,更小的计算设备已经普遍增加。智能电话、平板、超薄笔记本和其他用户设备已经指数性增长。然而,这些更小的设备依赖于服务器以便得到超过形状因子的数据存储和复杂处理。因此,高性能计算市场(即服务器空间)的需求也已经增加。举例来说,在现代服务器中,通常不仅存在具有多个核的单个处理器,而且也存在多个物理处理器(也称为多个插槽)以便增加计算能力。但是,随着处理能力随着计算系统中的设备的数量增长,在各插槽和其他设备之间的通信变得更加重要。事实上,互连已经从主要处理电通信的较传统的多点式总线发展到促进快速通信的完全成熟的互连架构。不幸的是,由于对未来处理器以甚至更高速率消耗的需求,对现有的互连架构的能力提出了相应的需求。附图简述图1阐释根据一种实施例包括连接计算机系统中的I/O设备的串行点 ...
【技术保护点】
一种用于传送数据的装置,包括:处理器;以及包括指令的链路层逻辑,所述指令可由所述处理器执行以生成包括链路层控制消息的微片,其中所述微片具有定义所述微片内的多个时隙的微片格式,所述多个时隙中的第一时隙能够用第一报头来编码,所述多个时隙中的第二时隙能够用第二报头来编码,其中所述链路层控制消息要消耗整个微片,所述多个时隙中的第一时隙要用数据来编码以标识所述链路层控制消息的类型。
【技术特征摘要】
2012.10.22 US 61/717,0911.一种用于传送数据的装置,包括:处理器;以及包括指令的链路层逻辑,所述指令可由所述处理器执行以生成包括链路层控制消息的微片,其中所述微片具有定义所述微片内的多个时隙的微片格式,所述多个时隙中的第一时隙能够用第一报头来编码,所述多个时隙中的第二时隙能够用第二报头来编码,其中所述链路层控制消息要消耗整个微片,所述多个时隙中的第一时隙要用数据来编码以标识所述链路层控制消息的类型。2.如权利要求1所述的装置,其特征在于,所述链路层控制消息的类型包括毒害控制消息。3.如权利要求1所述的装置,其特征在于,所述链路层控制消息的类型包括病毒控制消息。4.如权利要求1所述的装置,其特征在于,所述链路层控制消息的类型包括调试控制消息。5.如权利要求1所述的装置,其特征在于,所述多个时隙包括三个时隙。6.如权利要求5所述的装置,其特征在于,所述三个时隙中的第三时隙能用第三报头来编码。7.如权利要求5所述的装置,其特征在于,所述数据要在所述第一时隙中被编码。8.如权利要求5所述的装置,其特征在于,所述第一时隙包括至少72比特,所述第二时隙包括至少70比特,所述第三时隙包括至少18比特。9.如权利要求8所述的装置,其特征在于,所述微片包括循环冗余码校验(CRC)字段。10.如权利要求9所述的装置,其特征在于,所述CRC字段包括16比特。11.如权利要求8所述的装置,其特征在于,所述微片包括192比特。12.一种处理器设备,包括:物理层逻辑,用于接收多个物理层传输单元(物理片);以及链路层逻辑,用于标识通过所述多个物理片发送的链路层流控制单元(微片),包括链路层控制消息,其中所述微片具有定义所述微片内的多个时隙的微片格式,所述多个时隙中的每个时隙能够用不同的报头编码,所述链路层控制消息消耗整个微片,且所述多个时隙中的第一时隙用链路层控制报头编码以标识所述链路层控制消息的类型。13.如权利要求12的处理器设备,其特征在于还包括:处理器节点。14.如权利要求12的处理器设备,其特征在于,所述多个时隙包括三个时隙。15.如权利要求14的处理器设备,其特征在于,所述三个时隙中的每个时隙能够用不同的报头...
【专利技术属性】
技术研发人员:J·维利,R·G·布朗肯希普,J·C·斯旺森,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。