用于DMD动态选区的FPGA处理模块及其方法技术

本发明专利技术公开了一种用于DMD动态选区的FPGA处理模块及其方法，是应用于由PC机、RS232串口、二值图像存储模块和DDC4100模块所组成的系统中；其特征是：PC机通过RS232串口向FPGA模块发送控制命令，FPGA模块由命令接收单元、选区控制单元、FIFO单元和DMD显示单元组成，负责从二值图像存储单元读取图像数据，根据命令接收单元的命令，对图像进行选区处理，经FIFO单元转换格式，利用DMD显示单元处理，输入DDC4100模块，最终在DMD微镜上显示选区处理后的图像。本发明专利技术能根据用户需要实时改变DMD选区显示范围，实现DMD动态选区显示功能，从而提高DMD的显示效率。

FPGA processing module for DMD dynamic constituency and method thereof

The invention discloses a processing module for FPGA DMD dynamic constituency and the method is applied to the PC machine, RS232 serial port, two value image storage module and the DDC4100 module; its characteristic is: PC through RS232 serial port to the FPGA module to send control commands to the FPGA module by the command receiving unit, selective control unit, FIFO unit and DMD display unit, responsible for the image storage unit reads image data from a value of two, according to the command of the receiving unit command, the image processing unit converts the FIFO constituency, the format, the use of DMD display unit, DDC4100 input module, display image processing after the final constituency in the DMD micro mirror on. The invention can change the display range of the DMD constituency in real time according to the needs of the users, and realize the DMD dynamic constituency display function so as to improve the display efficiency of the DMD.

【技术实现步骤摘要】
用于DMD动态选区的FPGA处理模块及其方法
本专利技术涉及一种DMD动态选区显示方法，特别涉及一种基于FPGA平台的DMD底层软件动态选区显示方法。
技术介绍
DMD(DigitalMicromirrorDevice，数字微镜器件)通过控制镜片的±12°偏转达到显示图像的目的。近年来DMD在单光子时间分辨成像光谱仪、压缩感知等领域得到广泛的应用。在单光子时间分辨成像光谱仪等设备中，其数据存储单元中存储了大量的二值图像信息(一般为100Gbps左右)，在设备运行过程中，若无特殊要求，无需改变存储单元中的图像。特别是相关设备运用于航天领域时，要求数据存储单元中的图像一次下载，永久保存。在DMD显示图像时，需要用到局部选区显示功能。现有的选区方案是通过上位机软件将已经选区处理后的图像存储到二值图像缓存模块中，然后再在DMD上显示。上位机选区的缺陷是不能实时改变选区大小，DMD选区改变时，重新下载二值图像数据，每次下载大量的图像数据需要消耗大量的时间，并且下载的图像选区范围固定，只适用于某一阶段性的需要，导致了系统无法长期、稳定、高速运行，同时还要为设备配备专用的数据传输模块，带来了设计上的麻烦。
技术实现思路
本专利技术是为了解决上述现有技术存在的不足之处，提出一种用于DMD动态选区的FPGA处理模块及其方法，以期能根据用户需要实时改变DMD选区显示范围，实现DMD动态选区显示功能，从而提高DMD的显示效率。本专利技术为解决技术问题采用如下技术方案：本专利技术一种用于DMD动态选区的FPGA处理模块，是应用于由PC机、RS232串口、二值图像存储模块和DDC4100模块所组成的系统中；所述PC机通过所述RS232串口与所述FPGA处理模块通信，所述FPGA处理模块与所述二值图像存储模块相连，用于读取所述二值图像存储模块中存储的图像；所述FPGA处理模块与所述DDC4100模块相连，用于向所述DDC4100模块输入图像；其特点是：所述FPGA处理模块包括：命令接收单元、选区控制单元、FIFO单元和DMD显示单元；所述命令接收单元在时钟周期的控制下，通过所述RS232串口接收所述PC机发送的数据帧并进行识别，得到控制命令并发送给所述选区控制单元和所述DMD显示单元；所述控制命令包括：写触发命令、选区有效命令、选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)；所述选区控制单元在所述写触发命令的控制下，从所述二值图像存储模块中读取一幅大小为m×n的二值图像；所述选区控制单元在所述选区有效命令的触发下，根据所述选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)对所述二值图像进行选区处理，得到处理后的二值图像，并输入所述FIFO单元；所述FIFO单元对所述处理后的二值图像进行格式转换处理，得到大小为u×v的预显示图像并向所述DMD显示单元发送数据容量rd_Count及数据dout；从而将所述预显示图像输出给所述DMD显示单元；所述DMD显示单元在所述写触发命令的触发下，读取所述预显示图像，并根据所述DDC4100模块接口协议将图像逐行写入所述DDC4100模块，直到完成所述预显示图像的写入操作后，所述DMD显示单元向所述DDC4100模块发送复位信号，并等待所述DDC4100模块中的DMD设备完成所述预显示图像的显示。本专利技术所述的FPGA处理模块的特点也在于，所述选区控制单元是按如下步骤对所述二值图像进行选区处理：步骤1、由所述选区起点坐标(StartX，StartY)和所述选区终点坐标(EndX，EndY)构成选择区域；并保留所述选择区域内二值图像信息；步骤2、对所述选择区域外的二值图像分别与“0”进行“与”操作，从而获得处理后的二值图像。本专利技术一种用于DMD动态选区的FPGA处理方法，是应用于由PC机、RS232串口、FPGA处理模块、二值图像存储模块和DDC4100模块所组成的系统中，其特点是按如下步骤进行：步骤1、在时钟周期的控制下，所述FPGA处理模块通过所述RS232串口接收所述PC机发送的数据帧并进行识别，得到控制命令；所述控制命令包括：写触发命令、选区有效命令、选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)；由所述选区起点坐标(StartX，StartY)和所述选区终点坐标(EndX，EndY)构成选择区域；步骤2、在所述写触发命令的控制下，所述FPGA处理模块从所述二值图像存储模块中读取一幅大小为m×n的二值图像；步骤3、在所述选区有效命令的触发下，所述FPGA处理模块保留所述选择区域内二值图像信息，并对所述选择区域外的二值图像分别与“0”进行“与”操作，实现选区处理，从而获得处理后的二值图像；步骤4、所述FPGA处理模块对所述处理后的二值图像进行格式转换处理，得到大小为u×v的预显示图像，并确定数据容量rd_Count；步骤5、在所述写触发命令的触发下，所述FPGA处理模块根据所述DDC4100模块接口协议将所述预显示图像逐行写入所述DDC4100模块，直到完成所述预显示图像的写入操作后，向所述DDC4100模块发送复位信号，并等待所述DDC4100模块中的DMD设备完成所述预显示图像的显示，从而实现显示处理。本专利技术所述的用于DMD动态选区的FPGA处理方法的特点也在于，所述步骤3中的选区处理是按如下步骤进行：步骤3.1、所述FPGA处理模进行复位RST操作；若复位完成，则执行步骤3.2；否则重复执行步骤3.1；步骤3.2、所述FPGA处理模块进行初始化IDLE操作，判断所述写触发命令和选区有效命令是否有效，若两者都有效，则执行步骤3.3，并初始化行计数器countA＝1；若所述写触发命令有效，所述选区有效命令无效，则执行步骤3.6，并初始化行计数器countA＝1，否则继续执行步骤3.2；步骤3.3、判断countA＜StartX是否成立，若成立，则将所述二值图像中第countA行的数据与“0”进行“与”操作后，将countA+1赋值给countA，将处理后的第countA行数据输入所述FIFO单元；并返回步骤3.3；否则，执行步骤3.4；步骤3.4、判断countA≤EndX是否成立，若成立，则保留所述二值图像中第countA行的第StartY列至第EndY列的信息；将第countA行的第0列至第(StartY-1)列、以及第countA行的第(EndY+1)列至第m列的二值图像分别与“0”进行“与”操作后，将countA+1赋值给countA，处理后的第countA行数据输入所述FIFO单元；并返回步骤3.4；否则执行步骤3.5；步骤3.5、判断countA＜n是否成立，若成立，则将所述二值图像中第countA行的数据与“0”进行“与”操作后，将countA+1赋值给countA，处理后的第countA行数据输入所述FIFO单元；并返回步骤3.5；否则，表示实现选区处理，返回步骤3.2，等待下一次选区处理；步骤3.6、判断countA＜n是否成立，若成立，则保留所述二值图像中第countA行的信息，将第countA行数据输入所述FIFO单元，并将countA+1赋值给countA后，返回步骤3.6，否则，表示本文档来自技高网...

【技术保护点】
一种用于DMD动态选区的FPGA处理模块，是应用于由PC机、RS232串口、二值图像存储模块和DDC4100模块所组成的系统中；所述PC机通过所述RS232串口与所述FPGA处理模块通信，所述FPGA处理模块与所述二值图像存储模块相连，用于读取所述二值图像存储模块中存储的图像；所述FPGA处理模块与所述DDC4100模块相连，用于向所述DDC4100模块输入图像；其特征是：所述FPGA处理模块包括：命令接收单元、选区控制单元、FIFO单元和DMD显示单元；所述命令接收单元在时钟周期的控制下，通过所述RS232串口接收所述PC机发送的数据帧并进行识别，得到控制命令并发送给所述选区控制单元和所述DMD显示单元；所述控制命令包括：写触发命令、选区有效命令、选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)；所述选区控制单元在所述写触发命令的控制下，从所述二值图像存储模块中读取一幅大小为m×n的二值图像；所述选区控制单元在所述选区有效命令的触发下，根据所述选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)对所述二值图像进行选区处理，得到处理后的二值图像，并输入所述FIFO单元；所述FIFO单元对所述处理后的二值图像进行格式转换处理，得到大小为u×v的预显示图像并向所述DMD显示单元发送数据容量rd_Count及数据dout；从而将所述预显示图像输出给所述DMD显示单元；所述DMD显示单元在所述写触发命令的触发下，读取所述预显示图像，并根据所述DDC4100模块接口协议将图像逐行写入所述DDC4100模块，直到完成所述预显示图像的写入操作后，所述DMD显示单元向所述DDC4100模块发送复位信号，并等待所述DDC4100模块中的DMD设备完成所述预显示图像的显示。...

【技术特征摘要】
1.一种用于DMD动态选区的FPGA处理模块，是应用于由PC机、RS232串口、二值图像存储模块和DDC4100模块所组成的系统中；所述PC机通过所述RS232串口与所述FPGA处理模块通信，所述FPGA处理模块与所述二值图像存储模块相连，用于读取所述二值图像存储模块中存储的图像；所述FPGA处理模块与所述DDC4100模块相连，用于向所述DDC4100模块输入图像；其特征是：所述FPGA处理模块包括：命令接收单元、选区控制单元、FIFO单元和DMD显示单元；所述命令接收单元在时钟周期的控制下，通过所述RS232串口接收所述PC机发送的数据帧并进行识别，得到控制命令并发送给所述选区控制单元和所述DMD显示单元；所述控制命令包括：写触发命令、选区有效命令、选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)；所述选区控制单元在所述写触发命令的控制下，从所述二值图像存储模块中读取一幅大小为m×n的二值图像；所述选区控制单元在所述选区有效命令的触发下，根据所述选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)对所述二值图像进行选区处理，得到处理后的二值图像，并输入所述FIFO单元；所述FIFO单元对所述处理后的二值图像进行格式转换处理，得到大小为u×v的预显示图像并向所述DMD显示单元发送数据容量rd_Count及数据dout；从而将所述预显示图像输出给所述DMD显示单元；所述DMD显示单元在所述写触发命令的触发下，读取所述预显示图像，并根据所述DDC4100模块接口协议将图像逐行写入所述DDC4100模块，直到完成所述预显示图像的写入操作后，所述DMD显示单元向所述DDC4100模块发送复位信号，并等待所述DDC4100模块中的DMD设备完成所述预显示图像的显示。2.根据权利要求1所述的FPGA处理模块，其特征是，所述选区控制单元是按如下步骤对所述二值图像进行选区处理：步骤1、由所述选区起点坐标(StartX，StartY)和所述选区终点坐标(EndX，EndY)构成选择区域；并保留所述选择区域内二值图像信息；步骤2、对所述选择区域外的二值图像分别与“0”进行“与”操作，从而获得处理后的二值图像。3.一种用于DMD动态选区的FPGA处理方法，是应用于由PC机、RS232串口、FPGA处理模块、二值图像存储模块和DDC4100模块所组成的系统中，其特征是按如下步骤进行：步骤1、在时钟周期的控制下，所述FPGA处理模块通过所述RS232串口接收所述PC机发送的数据帧并进行识别，得到控制命令；所述控制命令包括：写触发命令、选区有效命令、选区起点坐标(StartX，StartY)和选区终点坐标(EndX，EndY)；由所述选区起点坐标(StartX，StartY)和所述选区终点坐标(EndX，EndY)构成选择区域；步骤2、在所述写触发命令的控制下，所述FPGA处理模块从所述二值图像存储模块中读取一幅大小为m×n的二值图像；步骤3、在所述选区有效命令的触发下，所述FPGA处理模块保留所述选择区域内二值图像信息，并对所述选择区域外的二值图像分别与“0”进行“与”操作，实现选区处理，从而获得处理后的二值图像；步骤4、所述FPGA处理模块对所述处理后的二值图像进行格式转换处理，得到大小为u×v的预显示图像，并确定数据容量rd_Count；步骤5、在所述写触发命令的触发下，所述FPGA处理模块根据所述DDC4100模块接口协议将所述预显示图像逐行...

【专利技术属性】
技术研发人员：史久根，邾伟，徐颖，贾坤荥，徐皓，张径，王继，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽,34