鳍式场效应晶体管芯片及其制造方法技术

本发明专利技术提供一种鳍式场效应晶体管芯片及其制造方法，制造方法包括：在半导体衬底上形成硬掩模图形；图形化半导体衬底，形成多个鳍；去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形，去除了硬掩模图形的鳍构成第一鳍，未去除硬掩模图形的鳍与位于其上的硬掩模图形构成第二鳍；形成栅极；在第一鳍上形成第一源极和第一漏极，在第二鳍上形成第二源极和第二漏极；在第一鳍、第二鳍之间的栅极上填充层间介质层，直至层间介质层覆盖第一鳍和第二鳍上的栅极；通过平坦化工艺去除第一鳍和第二鳍上的层间介质层、第二鳍上的栅极，直至露出第二鳍的硬掩模图形。本发明专利技术提高了鳍式场效应晶体管芯片的使用灵活性和电学性能。

Fin type field effect transistor chip and manufacturing method thereof

The invention provides a fin field effect transistor chip and its manufacturing method, manufacturing method includes forming a hard mask pattern on a semiconductor substrate; patterned semiconductor substrate, forming a plurality of fins; removing the hard mask pattern is located in the core area of the fin unit, while retaining the hard mask pattern in the peripheral area of the fin the removal of the hard mask patterns constitute the first fin fin, does not remove the hard mask pattern of the fin and is located in the hard mask patterns on the second fins; forming a gate; in the first fin forming a first source electrode and a first drain electrode, the second source and drain second formed in the second fin filling; the interlayer dielectric layer in between the first and second gate fin fin, until the interlayer dielectric layer covering the gate first fin and a second fin on the planarization process; by removing the first fin and a second fin on the interlayer dielectric layer The grid on the second fin, until the hard mask pattern of the second fins is exposed. The invention improves the flexibility and the electrical performance of the fin type field effect transistor chip.

【技术实现步骤摘要】
鳍式场效应晶体管芯片及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管芯片及其制造方法。
技术介绍
为了跟上摩尔定律的脚步，人们不得不不断地缩小MOSFET晶体管的特征尺寸。这样做可以带来增加芯片密度，提高MOSFET的开关速度等好处。随着器件沟道长度的缩短，漏极与源极的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，如此便使亚阀值漏电(Subthresholdleakage)现象，即所谓的短沟道效应(SCE:short-channeleffects)更容易发生。由于这样的原因，平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的集成电路生产技术的兼容性。参考图1，示出了现有技术一种FinFET的立体结构示意图。如图1所示，FinFET包括：半导体衬底15；位于半导体衬底15上的氧化埋层16(BOX，BuriedOxide)；所述氧化埋层16上形成有凸起结构，所述凸起结构为FinFET的鳍(Fin)17；栅极结构，横跨在所述鳍17上，覆盖所述鳍17的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极18，所述栅极结构沿X方向具有一定的长度，沿Y方向覆盖于所述鳍17上，称所述X方向为栅极结构的延伸方向，所述Y方向为垂直于所述栅极结构延伸方向的方向。鳍17的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，构成三个栅极，因此图1所示的为三栅极结构FinFET，所述三栅极FinFET具有较大的驱动电流。在公开号为CN100521116C的中国专利中公开了一种三栅极结构FinFET的形成方法。所述形成方法大致包括下列步骤：形成鳍；以及在邻接所述鳍的第一端处形成源极区，并在邻接所述鳍的第二端处形成漏极区；在所述鳍之上形成假栅极；以及在所述假栅极的周围形成介电层；去除所述假栅极，以便在所述介电层中形成沟槽；以及在所述沟槽中形成金属栅极。所述专利形成的鳍式场效应管晶体管可以降低多晶硅空乏效应与门极电阻值。然而，现有技术中三栅极结构的鳍式场效应晶体管在制造形成之后，其阈值电压无法再进行调节，这影响了鳍式场效应晶体管使用的灵活性。
技术实现思路
本专利技术提供一种使用灵活性较高的鳍式场效应晶体管芯片及其制造方法。为解决上述问题，本专利技术提出了一种鳍式场效应晶体管芯片的制造方法，包括：在半导体衬底上形成硬掩模图形；以所述硬掩模图形为掩模图形化所述半导体衬底，形成多个鳍；去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形，其中，去除了硬掩模图形的鳍构成第一鳍，未去除硬掩模图形的鳍与位于其上的硬掩模图形构成第二鳍；形成覆盖于所述第一鳍和第二鳍上的栅极；在第一鳍上栅极露出区域分别形成第一源极和第一漏极，在第二鳍上栅极露出的区域分别形成第二源极和第二漏极；在第一鳍、第二鳍之间的栅极上填充层间介质层，直至层间介质层覆盖所述第一鳍和所述第二鳍上的栅极；通过平坦化工艺去除第一鳍和第二鳍上多余的层间介质层、第二鳍上的栅极，直至露出第二鳍的硬掩模图形。相应地，本专利技术还提供一种鳍式场效应晶体管芯片，包括：基底，形成于基底上核心单元区域的三栅极结构，形成于基底上外围区域的双栅极结构鳍式场效应晶体管；所述三栅极结构鳍式场效应晶体管包括位于基底上的第一鳍以及与所述第一鳍的顶部、侧壁均相接触的栅极；所述双栅极结构鳍式场效应晶体管包括位于基底上的第二鳍以及仅与所述第二鳍的侧壁相接触的栅极。与现有技术相比，本专利技术具有以下优点：在核心单元区域的第一鳍的位置处形成三栅极结构FinFET，它具备驱动电流大，速度快等优点，在外围区域的第二鳍的位置处形成分离双栅极结构FinFET，它具备阈值电压可调等优点，使最终形成的集成电路芯片能充分发挥这两种器件的优点，具有较高电学性能的同时又能具有灵活的使用性。附图说明图1为现有技术中的一种FinFET的立体结构示意图；图2为本专利技术鳍式场效应晶体管芯片制造方法一实施方式的流程示意图；图3至图10是本专利技术制造方法一实施例形成的鳍式场效应晶体管芯片的侧面示意图。具体实施方式为了解决现有技术的问题，专利技术人对现有的鳍式场效应晶体管技术进行了大量研究，发现双栅极结构FinFET的阈值电压可进行双向调节，而同时为了保证鳍式场效应晶体管芯片具有良好的电学性能，专利技术人设计一种将双栅极结构FinFET和三栅极结构FinFET的集成在一块芯片上的制造方法，通过所述双栅极结构FinFET对阈值电压进行双向调节，通过三栅极结构FinFET提高驱动电流，从而提高了鳍式场效应晶体管芯片的使用灵活性和电学性能。相应地，本专利技术提供一种鳍式场效应晶体管芯片的制造方法。参考图2，示出了本专利技术鳍式场效应晶体管芯片制造方法一实施方式的流程示意图。所述制造方法大致包括以下步骤：步骤S1，在半导体衬底上形成硬掩模图形；步骤S2，以所述硬掩模图形为掩模图形化所述半导体衬底，形成多个鳍；步骤S3，去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形，其中，去除了硬掩模图形的鳍构成第一鳍，未去除硬掩模图形的鳍与位于其上的硬掩模图形构成第二鳍；步骤S4，形成覆盖于所述第一鳍和第二鳍上的栅极；步骤S5，在第一鳍上栅极露出区域分别形成第一源极和第一漏极，在第二鳍上栅极露出的区域分别形成第二源极和第二漏极；步骤S6，在第一鳍、第二鳍之间的栅极上填充层间介质层，直至层间介质层覆盖所述第一鳍和所述第二鳍上的栅极；步骤S7，通过平坦化工艺去除第一鳍和第二鳍上多余的层间介质层、第二鳍上的栅极，直至露出第二鳍的硬掩模图形。本专利技术鳍式场效应晶体管芯片的制造方法在第一鳍上形成三栅极结构FinFET，在第二鳍上形成双栅极结构FinFET，使最终形成的鳍式场效应晶体管芯片具有较高电学性能的同时能具有灵活的使用性。参考图3至图10，示出了本专利技术制造方法一实施例形成的鳍式场效应晶体管芯片的剖面示意图。如图3至图5所示，执行步骤S1，在半导体衬底100上形成硬掩模图形104。具体地，如图3所示，先提供半导体衬底100，本实施例中所述半导体衬底100包括第一硅基底110、依次位于第一硅基底110上的氧化硅层101和第二硅基底102。本实施例在后续步骤中通过图形化所述第二硅基底102形成鳍105，因此，所述第二硅基底102的厚度与后续形成的鳍105的高度相当。需要说明的是，在其他实施例中，所述半导体衬底100还可以是其他结构或材料，例如所述半导体衬底100为氧化埋层(BuriedOxide，BOX)结构，所述半导体衬底100还可以是锗材料基底，或者本领域技术人员公知的其他半导体衬底。如图4所示，在半导体衬底100上形成硬掩模层103。所述硬掩模层103用于实现后续形成的第二鳍与栅极之间实现绝缘，所述硬掩模层103还用于在后续平坦化工艺中用作停止层。因此所述硬掩模层103需具有一定的绝缘性能，此外，所述硬掩模层103的材料本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管芯片的制造方法，其特征在于，包括：在半导体衬底上形成硬掩模图形；以所述硬掩模图形为掩模图形化所述半导体衬底，形成多个鳍；去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形，其中，去除了硬掩模图形的鳍构成第一鳍，未去除硬掩模图形的鳍与位于其上的硬掩模图形构成第二鳍；形成覆盖于所述第一鳍和第二鳍上的栅极，所述栅极沿与第一鳍和第二鳍延伸方向垂直的方向横跨于所述第一鳍和第二鳍上并且是连续的；在第一鳍上栅极露出区域分别形成第一源极和第一漏极，在第二鳍上栅极露出的区域分别形成第二源极和第二漏极；在第一鳍、第二鳍之间的栅极上填充层间介质层，直至层间介质层覆盖所述第一鳍和所述第二鳍上的栅极；通过平坦化工艺去除第一鳍和第二鳍上多余的层间介质层、第二鳍上的栅极，直至露出第二鳍的硬掩模图形，所述平坦化工艺中以第二鳍的硬掩模图形作为停止层，栅极的厚度与硬掩膜图形的厚度相当。

【技术特征摘要】
1.一种鳍式场效应晶体管芯片的制造方法，其特征在于，包括：在半导体衬底上形成硬掩模图形；以所述硬掩模图形为掩模图形化所述半导体衬底，形成多个鳍；去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形，其中，去除了硬掩模图形的鳍构成第一鳍，未去除硬掩模图形的鳍与位于其上的硬掩模图形构成第二鳍；形成覆盖于所述第一鳍和第二鳍上的栅极，所述栅极沿与第一鳍和第二鳍延伸方向垂直的方向横跨于所述第一鳍和第二鳍上并且是连续的；在第一鳍上栅极露出区域分别形成第一源极和第一漏极，在第二鳍上栅极露出的区域分别形成第二源极和第二漏极；在第一鳍、第二鳍之间的栅极上填充层间介质层，直至层间介质层覆盖所述第一鳍和所述第二鳍上的栅极；通过平坦化工艺去除第一鳍和第二鳍上多余的层间介质层、第二鳍上的栅极，直至露出第二鳍的硬掩模图形，所述平坦化工艺中以第二鳍的硬掩模图形作为停止层，栅极的厚度与硬掩膜图形的厚度相当。2.如权利要求1所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述外围区域为用于形成外围电路的芯片区域，所述核心单元区域用于形成数据处理的核心单元电路的芯片区域。3.如权利要求1所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述去除位于核心单元区域的鳍上的硬掩模图形，同时保留位于外围区域的鳍上的硬掩模图形的步骤包括：先在外围区域上形成遮挡层；通过干刻法去除遮挡层露出的核心区域的鳍上的硬掩模图形。4.如权利要求1所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述硬掩模图形的材料包括：氧化硅、氮化硅或氮氧化硅。5.如权利要求1所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述形成覆盖于所述第一鳍和第二鳍上的栅极的步骤包括：在第一鳍和第二鳍上形成栅极介质层和栅极层；图形化所述栅极介质层和栅极层，以形成栅极。6.如权利要求5所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述栅极介质层的材料为高k介质材料。7.如权利要求5所述的鳍式场效应晶体管芯片的制造方法，其特征在于，所述栅极介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。8.如权利要求7所述的鳍式场效应晶体管芯片的制造方法，其特征在于，通过化学气相沉积的方法形成所述栅...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海,31