一种数字信号处理器试验检测装置制造方法及图纸

本发明专利技术公开了一种数字信号处理器试验检测装置，包括：基于FPGA的硬件控制模块，用于控制整个试验检测装置的工作流程，处理相关的数据，控制加载DSP测试程序，对测试结果进行存储或显示，实现与上位机的通信；待测DSP芯片硬件模块，用于为待测DSP芯片提供能够使其正常工作时所需的硬件外围电路设计，对DSP芯片进行测试与操作；底板硬件系统，用于提供在对待测DSP芯片进行电参数和功能模块测试时所需的全部硬件电路以及各种接口电路，连接基于FPGA的硬件控制模块和待测DSP芯片硬件模块，为检测装置提供正常工作时所需的各路供电电压。本发明专利技术的测试成本低，测试周期短，准确度高。

Test and detection device for digital signal processor

The invention discloses a digital signal processor test equipment, including: hardware control module based on FPGA, the test device is used to control the whole workflow process related data, control the loading DSP testing procedures for storage or display of the test result, communicates with the host computer DSP chip hardware module to be tested; for the hardware design, peripheral circuit required was able to make it work for the DSP chip to be tested when the testing and operation of the DSP chip; the bottom hardware system, used to provide the required electrical parameters and the function module in DSP chip test to test all the hardware circuit and interface circuit, the hardware connection of FPGA the control module and DSP chip hardware module to be tested based on various power supply voltage required to provide normal work for the detection device. The invention has the advantages of low test cost, short testing cycle and high accuracy.

【技术实现步骤摘要】
一种数字信号处理器试验检测装置
本专利技术属于嵌入式系统测试控制
，尤其涉及一种数字信号处理器试验检测装置。
技术介绍
数字信号处理器(DigitalSignalProcessor，DSP)具有运算速度快，处理性能强等特点，在电子产品的各个领域都有着广泛的应用。DSP的测试能够为包含其应用的电子系统设计的正确性和可靠性提供支撑。在传统的DSP芯片检测中，除非特别需要，一般只进行直流特性方面的测试；这种测试方法直观、简单，但是耗时长。测试流程需要多次反复进行，操作复杂，代价较大，测试成本也相对较高。综上所述，传统的DSP芯片检测方法存在耗时长，操作复杂，开发成本高、自动化及智能化程度相对来说较低、测试成本高、测试时间长、测试精度低、便携性差。
技术实现思路
本专利技术的目的在于提供一种数字信号处理器XX效应试验检测装置，旨在解决传统的DSP芯片检测方法存在耗时长，操作复杂，开发成本高、自动化及智能化程度相对来说较低、测试成本高、测试时间长、测试精度低、便携性差的问题。本专利技术是这样实现的，一种数字信号处理器试验检测装置，所述数字信号处理器试验检测装置包括：基于FPGA的硬件控制模块，包括最小硬件系统板和外围接口电路两部分；用于控制整个试验检测装置的工作流程，处理相关的数据，控制加载DSP测试程序，对测试结果进行存储或显示，实现与上位机的通信；待测DSP芯片硬件模块，包括在线测试硬件单元和离线测试硬件单元；用于为待测DSP芯片提供能够使其正常工作时所需的硬件外围电路设计，并将需要进行测试的接口或管脚以插针的形式引出，对DSP芯片进行测试与操作；底板硬件系统，用于提供在对待测DSP芯片进行电参数和功能模块测试时所需的全部硬件电路以及各种接口电路，连接基于FPGA的硬件控制模块和待测DSP芯片硬件模块，为检测装置提供正常工作时所需的各路供电电压。进一步，所述最小硬件系统板包括：电源接口；需外接供电电源，通过该接口，为最小系统板提供+5V电压；(该接口与基于FPGA的硬件控制模块上的电压转换芯片的电压输入端管脚相连，然后将该电压转换成FPGA工作所需要的电压，FPGA的工作电压为+3.3V和+2.5V。)复位电路；与FPGA芯片的RST管脚相连，低电平有效。使能时，复位FPGA芯片；重配置电路；与FPGA芯片的nCONFIG管脚相连，低电平有效。使能时，FPGA会重新到串行配置芯片EPCS去配置FPGA；时钟电路：与FPGA芯片的CLK0管脚相连。采用50MHz时钟频率的有源晶振为其提供时钟信号，作为时钟信号源给FPGA芯片提供时钟频率，产生CPU正常工作时的时钟信号以及同步接口所需的时钟信号；外部存储器总线接口，用于扩展存储接口，外接存储芯片；存储芯片，DDR2SDRAM存储芯片，组成32位总线宽；16MByte高速Flash存储器PC28F128P30B85；仿真器接口电路，用于一次性将编程数据写入SRAM中。通过该接口进行程序的烧录与下载。分为三种烧录方式，主要用的有两种，即AS和JTAG。FPGA主动串行(AS----ActiveSerial)方式，由FPGA器件引导配置操作；JTAG方式，一次性将编程数据写入SRAM中。进一步，所述待测DSP芯片硬件模块包括：电源接口；需外接供电电源，通过该接口，为最小系统板提供+3.3V和+1.8V电压；(该接口与待测DSP芯片硬件模块上DSP芯片的电源管脚直接相连，DSP的工作电压为+3.3V和+1.8V。)复位电路；与DSP芯片的RST管脚相连，低电平有效。使能时，复位DSP芯片；时钟电路，与DSP芯片的CLKIN管脚相连。采用有源晶振或外部时钟为其提供时钟信号，作为时钟信号源给DSP芯片提供时钟频率，产生CPU正常工作时的时钟信号以及同步接口所需的时钟信号；(这里涉及到主频可变控制测试，分为离线和在线两部分。)；外部存储器总线接口，扩展存储接口，主要是指EMIF接口，外接存储芯片或悬空；(这里分为离线和在线测试两部分。离线测试时，DSP芯片的EMIF接口外接存储芯片；在线测试时，由于不进行该接口的测试，故将DSP芯片的EMIF接口悬空。)。其他总线或总线接口，主要是指McBSP接口，用于悬空、拉高或拉低；(这里分为离线和在线测试两部分。离线测试时，DSP芯片的McBSP接口通过底板系统模块与FPGA的管脚直接相连；在线测试时，由于不进行该接口的测试，故将DSP芯片的McBSP接口悬空。)；仿真器接口电路，通过该接口进行程序的烧录与下载。烧录方式为JTAG方式，一次性将编程数据写入SRAM中。进一步，所述底板硬件模块包括：电源供电模块，用于提供+5V直流电压、-5V直流电压、+3.3V直流电压、+1.8V直流电压；RS422通信模块，用于实现DSPXX效应试验检测装置与上位机软件的全双工通信，向上位机发送所采集到的测试结果，并接收来自上位机的命令；供电电流与供电电压测试模块，用于实现DSP芯片IO电压的供电电流和供电电压的测试；IO口电平模块，用于对待测DSP芯片的IO口进行电平测量；负载驱动能力模块，用于对待测DSP芯片的IO口进行负载驱动能力的测试；OLED显示模块，用于将电参数结果在OLED屏上显示；多路选择模块，用于对待测DSP芯片的IO口进行选择和切换；HPI接口模块，用于通过HPI接口对待测DSP芯片进行测试程序的控制、加载与执行，并采集测试结果；控制接口模块，用于实现底板硬件系统与DSPXX效应试验检测装置的前面板交互操作接口；待测DSP芯片硬件系统接口，用于连接底板硬件模块与待测DSP芯片硬件系统；基于FPGA的硬件控制系统接口，用于连接底板硬件模块与基于FPGA的硬件控制模块；测试连接电路，用于连接待测DSP芯片硬件系统与基于FPGA的硬件控制模块；电源电压监控模块，用于监控DSP芯片的+3.3V和+1.8V供电电压。本专利技术的另一目的在于提供一种应用所述数字信号处理器试验检测装置的嵌入式处理器。本专利技术提供的数字信号处理器试验检测装置，从电参数测试和功能模块测试两个方面进行；DSPXX效应试验检测装置结构简单，测试成本低。在对DSP芯片进行电参数以及功能模块两方面的测试时，其测试周期短，准确度高，能够很好的达到测试所要求的标准，与V93000相比测试周期缩短25％以上，准确度提高至少30％；对DSP功能和性能的测试在包含DSP的电子系统设计中有着十分重要的意义；发现DSP芯片中的错误模块、错误单元，为DSP芯片投入使用前进行最后一道全面准确的性能检测，发现那些出厂检验或验证所无法发现的错误或问题。本专利技术使用有线电缆连接工控机和DSP试验电路以及转换电路等各个检测装置；通过DSP试验电路采集各路供电电压、电流、IO口电平等电参数并显示；通过控制采集综合电路进行FT-C6701J系列DSP集成芯片测试程序的加载、控制、测试信息采集等。本专利技术的检测装置的开发周期相对来说比较短、开发成本较低、测试精度较高、测试时间短，所以测试成本较低，同时又具有自动化及智能化程度较高、可便携性等优点，可扩展性强。本专利技术提供的DSPXX效应试验检测装置，通过模块化和控制抽象，实现对DSP芯片的全测试；采用模块化，实现了对DSP芯片各个模块的单元测试；可以实现灵活的操本文档来自技高网...

【技术保护点】
一种数字信号处理器试验检测装置，其特征在于，所述数字信号处理器试验检测装置包括：基于FPGA的硬件控制模块，与待测DSP芯片硬件模块通过底板硬件系统模块间接进行连接，用于控制接收来自上位机的控制命令，对DSP进行测试程序的加载、控制与执行，读取DSP的测试结果并发送给上位机，实时读取DSP的电参数信息并发送给上位机；待测DSP芯片硬件模块，用于提供DSP芯片进行正常工作和完成相应测试的硬件外围电路，包括主频可变控制、HPI接口程序加载与测试、McBSP接口测试、EMIF接口测试、内核测试、RAM测试、定时器测试、中断测试；底板硬件系统模块，基于FPGA的硬件控制模块与待测DSP芯片硬件模块分别通过各自的系统控制接口与底板硬件系统模块分别直接进行连接；用于提供整个系统工作所需的电压，连接基于FPGA的硬件控制模块和待测DSP芯片的HPI、McBSP、EMIF的接口，提供完成IO口电平与负责驱动能力测试外围电路、供电电流与电压采集的外围电路，提供与上位机进行通信的外围电路，提供控制接口电路，提供OLED显示接口。

【技术特征摘要】
1.一种数字信号处理器试验检测装置，其特征在于，所述数字信号处理器试验检测装置包括：基于FPGA的硬件控制模块，与待测DSP芯片硬件模块通过底板硬件系统模块间接进行连接，用于控制接收来自上位机的控制命令，对DSP进行测试程序的加载、控制与执行，读取DSP的测试结果并发送给上位机，实时读取DSP的电参数信息并发送给上位机；待测DSP芯片硬件模块，用于提供DSP芯片进行正常工作和完成相应测试的硬件外围电路，包括主频可变控制、HPI接口程序加载与测试、McBSP接口测试、EMIF接口测试、内核测试、RAM测试、定时器测试、中断测试；底板硬件系统模块，基于FPGA的硬件控制模块与待测DSP芯片硬件模块分别通过各自的系统控制接口与底板硬件系统模块分别直接进行连接；用于提供整个系统工作所需的电压，连接基于FPGA的硬件控制模块和待测DSP芯片的HPI、McBSP、EMIF的接口，提供完成IO口电平与负责驱动能力测试外围电路、供电电流与电压采集的外围电路，提供与上位机进行通信的外围电路，提供控制接口电路，提供OLED显示接口。2.如权利要求1所述的数字信号处理器试验检测装置，其特征在于，所述基于FPGA的硬件控制模块的最小硬件系统板包括：电源接口；用于为最小硬件系统板提供+5V电压；电源接口与基于FPGA的硬件控制模块上的电压转换芯片的电压输入端管脚相连，然后将电压转换成FPGA工作所需要的电压，FPGA的工作电压为+3.3V和+2.5V；复位电路；与基于FPGA的硬件控制模块上的FPGA芯片的RST管脚相连，低电平有效；使能时，复位FPGA芯片；重配置电路；与基于FPGA的硬件控制模块上的FPGA芯片的nCONFIG管脚相连，低电平有效；使能时，FPGA会重新到串行配置芯片EPCS去配置FPGA；时钟电路：与基于FPGA的硬件控制模块上的FPGA芯片的CLK0管脚相连；采用50MHz时钟频率的有源晶振为其提供时钟信号，作为时钟信号源给FPGA芯片提供时钟频率，产生CPU正常工作时的时钟信号以及同步接口所需的时钟信号；外部存储器总线接口，用于扩展存储接口，外接存储芯片；存储芯片，DDR2SDRAM存储芯片，组成32位总线宽；16MByte高速Flash存储器PC28F128P30B8...

【专利技术属性】
技术研发人员：刘锦辉，黄钊，牛振红，温正阳，蔡伟文，苏文，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61