一种快启动低功耗时钟振荡器制造技术

本实用新型专利技术公开一种快启动超低功耗时钟振荡器，包括振荡电路、振荡控制电路、偏置电流源和快速启动控制电路，所述偏置电流源的输出端与振荡电路的输入端连接，所述振荡电路的输出端与振荡控制电路的输入端连接，所述快速启动控制电路的输出端与偏置电流源的输入端连接；所述振荡控制电路包括多个门电路，所述快速启动控制电路包括多个D触发器和多个门电路；所述偏置电流源包括电流源负载，所述电流源负载包括截止型MOS晶体管。本实用新型专利技术采用包括逻辑门电路的快速启动控制电路，使得时钟振荡器快速建立起时钟信号，保证时钟振荡器的稳定性；采用晶体管作为偏置电流源的负载，节省芯片面积，且无需增加控制端口和外部元件，时钟振荡器的功耗低。

Fast start low power consumption clock oscillator

The utility model discloses a quick start and ultra low power clock oscillator includes an oscillation circuit, oscillation circuit, bias current source and quick start control circuit, the bias current source and the output end of the oscillation circuit is connected to the input end of the oscillation circuit, and the output end of the oscillation circuit is connected to the input end of the. The quick start control circuit and the output terminal of the bias current source is connected to the input end; the oscillation control circuit comprises a plurality of gate circuit, quick start control circuit comprises a plurality of D flip flops and a plurality of the gate circuit; the bias current source includes a current source load, the current source load including cut-off type MOS transistor. The utility model adopts a quick start including logic gate circuit control circuit, the clock oscillator clock signal to set up fast, ensure the stability of the clock oscillator; the load transistor as a bias current source, save chip area, and there is no need to increase the control port and external components, low power clock oscillator.

【技术实现步骤摘要】

本技术涉及时钟振荡器，尤其涉及一种快启动低功耗时钟振荡器。
技术介绍
随着半导体集成电路的发展，越来愈多的电路模块集成到芯片内部，随着全球消费电子需求的热涨，对产品性质的要求越来越高，对低功耗的要求越来越严格。在常见的微控制器中，时钟模块通常是不可或缺的，微控制器在不同工作状态下需要不同频率时钟来驱动，一般在微控制器进入睡眠状态时，需将慢速时钟振荡模块打开，出于低功耗设计考虑，通常需要将时钟振荡模块的偏置电流设计得比较小，通常在几十纳安左右，这么小的偏置电流使得慢时钟要经过很长时间才能建立起时钟信号。现有低功耗时钟振荡器为了达到低功耗节能的目的，时钟模块中所有支路的电流设置得非常小，由于充电电容以及寄生电容的存在，会导致时钟振荡器的建立过程比较缓慢，为了过滤掉这部分杂散信号，通常做法是对这部分信号进行时序处理，由于稳定时间通常在几十毫秒，要保证时钟信号足够稳定，需要消耗大量的逻辑资源，芯片面积会随之增加。
技术实现思路
为了解决上述技术问题，本技术的目的是提供一种稳定的快启动低功耗时钟振荡器。本技术所采用的技术方案是一种快启动超低功耗时钟振荡器，包括振荡电路、振荡控制电路、偏置电流源和快速启动控制电路，所述偏置电流源的输出端与振荡电路的输入端连接，所述振荡电路的输出端与振荡控制电路的输入端连接，所述快速启动控制电路的输出端与偏置电流源的输入端连接；所述振荡控制电路包括多个门电路，所述快速启动控制电路包括多个D触发器和多个门电路；所述偏置电流源包括电流源负载，所述电流源负载包括截止型MOS管。进一步地，所述振荡电路包括第五偏置NMOS晶体管M5、第六偏置NMOS晶体管M6、第一NMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、PMOS晶体管M4、第一充放电电容C1和第二充放电电容C2，所述第五偏置NMOS晶体管M5的栅极与偏置电压VBIAS连接、第五偏置NMOS晶体管M5的源极分别与第一充放电电容C1的一端和第一NMOS晶体管M1的漏极连接，所述第一充放电电容C1的另一端接电源地，所述第一NMOS晶体管M1的栅极用于接入第一振荡控制电压VA、第一NMOS晶体管M1的源极接电源地，所述第六偏置NMOS晶体管M6的栅极与偏置电压VBIAS连接、第六偏置NMOS晶体管M6的源极分别与第二充放电电容C2的一端和第二NMOS晶体管M2的漏极连接，所述第二充放电电容C2的另一端接电源地，所述第二NMOS晶体管M2的栅极用于接入第二振荡控制电压VB、第二NMOS晶体管M2的源极接电源地，所述第三PMOS晶体管M3的栅极用于接入第一振荡控制电压VA、第三PMOS晶体管M3的源极与偏置电流源的输出端连接、第三PMOS晶体管M3的漏极与第五偏置NMOS晶体管M5的漏极连接，所述第四PMOS晶体管M4的栅极用于接入第二振荡控制电压VB、第四PMOS晶体管M4的源极与偏置电流源的输出端连接、第四PMOS晶体管M4的漏极与第六偏置NMOS晶体管M6的漏极连接。进一步地，所述偏置电流源包括偏置电流电路，所述偏置电流电路包括第七NMOS晶体管M7、第八NMOS晶体管M8、第九PMOS晶体管M9、第十PMOS晶体管M10，第十一NMOS晶体管M0和电阻R1，所述第九PMOS晶体管M9的源极接电源电压，所述第十PMOS晶体管M10的源极接电源电压，所述第九PMOS晶体管M9的漏极与第七NMOS晶体管M7的漏极连接，所述第九PMOS晶体管M9的栅极接收快速启动控制电路的输出信号，所述第七NMOS晶体管M7的栅极与漏极连接，所述第七NMOS晶体管M7的栅极与偏置电压VBIAS连接，所述第七NMOS晶体管M7的源极与第十一NMOS晶体管M0的漏极连接，所述第十一NMOS晶体管M0的漏极与栅极连接，所述第十一NMOS晶体管M0的源极接电源地，所述第十PMOS晶体管M10的漏极与所述偏置第八NMOS晶体管M8的漏极连接，所述第八NMOS晶体管M8的栅极与偏置电压VBIAS连接，所述第八NMOS晶体管M8的源极通过电阻R1接电源地。进一步地，所述振荡控制电路包括第一与非门U1、第二与非门U2、第一非门A1、第二非门A2和第三非门A3，所述第一与非门U1与第二与非门U2构成SR锁存器，所述第一与非门U1的第一输入端与第六偏置NMOS晶体管M6的漏极连接，所述第一与非门U1的第二输入端与第二与非门U2的输出端连接，所述第二与非门U2的第一输入端与第五偏置NMOS晶体管M5的漏极连接，所述第二与非门U2的第二输入端与第一与非门U1的输出端连接，所述第一与非门U1的输出端与第一非门A1的输入端连接，所述第一非门A1的输出端输出第一振荡控制电压VA并与第三非门A3的输入端连接，所述第二非门A2的输出端输出第二振荡控制电压VB，所述第三非门A3的输出端作为时钟信号CLK的输出端。进一步地，所述快速启动控制电路包括分频计数电路，所述分频计数电路包括或非门N1、第三与非门U3、第四非门A4、第五非门A5和四个D触发器，所述四个D触发器分别是第一D触发器D1、第二D触发器D2、第三D触发器D3和第四D触发器D4，所述或非门N1的两个输入端分别输入计数溢出标志位信号CNT_OV和时钟信号CLK，所述或非门N1的输出端与第四非门A4的输入端连接，所述第四非门A4的输出端与第一D触发器D1的第一时钟信号输入端CK1连接，所述第三与非门U3的两个输入端分别接收复位信号POR和使能信号EN，所述第三与非门U3的输出端与第五非门A5的输入端连接，所述第五非门A5的输出端分别连接四个D触发器的复位端CLR，所述第一D触发器的第一D输入端D01与第二D触发器的第二时钟信号输入端CK2连接，所述第一D触发器的第一非Q输出端与第二D触发器的第二时钟信号输入端CK2连接，所述第二D触发器的第二D输入端D02与第三D触发器的第三时钟信号输入端CK3连接，所述第二D触发器的第二非Q输出端与第三D触发器的第三时钟信号输入端CK3连接，所述第三D触发器的第三D输入端D03与第四D触发器的第四时钟信号输入端CK4连接，所述第三D触发器的第三非Q输出端与第四D触发器的第四时钟信号输入端CK4连接，所述第四D触发器的第四D输入端D04与第四非Q输出端连接。进一步地，所述快速启动控制电路还包括控制电路，所述控制电路包括第四与非门U4、第五与非门U5和第二或非门N2，所述第四与非门U4的两个输入端分别连接第三D触发器的第三Q输出端Q3和第四D触发器的第四Q输出端Q4，所述第五与非门U5的两个输入端分别连接第一D触发器的第一Q输出端Q1和第二D触发器的第二Q输出端Q2，所述第二或非门N2的两个输入端分别连接第四与非门U4的输出端和第五与非门U5的输出端，所述第二或非门N2的输出端与偏置电流源电路中的第九PMOS晶体管M9的栅极连接，所述第二或非门N2的输出端输出计数溢出标志位信号CNT_OV。本技术的有益效果是：本技术采用包括逻辑门电路的快速启动控制电路，使得时钟振荡器能够快速建立起时钟信号，减少了时钟的杂散信号，保证了快速启动控制电路数字时序逻辑状态的稳定性，从而保证了时钟振荡器的稳定性。本技术采用晶体管代替电阻作为偏置电流源的负载，与现有技术相比，节本文档来自技高网...

【技术保护点】
一种快启动超低功耗时钟振荡器，其特征在于，其包括振荡电路、振荡控制电路、偏置电流源和快速启动控制电路，所述偏置电流源的输出端与振荡电路的输入端连接，所述振荡电路的输出端与振荡控制电路的输入端连接，所述快速启动控制电路的输出端与偏置电流源的输入端连接；所述振荡控制电路包括多个门电路，所述快速启动控制电路包括多个D触发器和多个门电路；所述偏置电流源包括电流源负载，所述电流源负载包括截止型MOS晶体管。

【技术特征摘要】
1.一种快启动超低功耗时钟振荡器，其特征在于，其包括振荡电路、振荡控制电路、偏置电流源和快速启动控制电路，所述偏置电流源的输出端与振荡电路的输入端连接，所述振荡电路的输出端与振荡控制电路的输入端连接，所述快速启动控制电路的输出端与偏置电流源的输入端连接；所述振荡控制电路包括多个门电路，所述快速启动控制电路包括多个D触发器和多个门电路；所述偏置电流源包括电流源负载，所述电流源负载包括截止型MOS晶体管。2.根据权利要求1所述的一种快启动低功耗时钟振荡器，其特征在于，所述振荡电路包括第五偏置NMOS晶体管(M5)、第六偏置NMOS晶体管(M6)、第一NMOS晶体管(M1)、第二NMOS晶体管(M2)、第三PMOS晶体管(M3)、PMOS晶体管(M4)、第一充放电电容(C1)和第二充放电电容(C2)，所述第五偏置NMOS晶体管(M5)的栅极与偏置电压(VBIAS)连接、第五偏置NMOS晶体管(M5)的源极分别与第一充放电电容(C1)的一端和第一NMOS晶体管(M1)的漏极连接，所述第一充放电电容(C1)的另一端接电源地，所述第一NMOS晶体管(M1)的栅极用于接入第一振荡控制电压(VA)、第一NMOS晶体管(M1)的源极接电源地，所述第六偏置NMOS晶体管(M6)的栅极与偏置电压(VBIAS)连接、第六偏置NMOS晶体管(M6)的源极分别与第二充放电电容(C2)的一端和第二NMOS晶体管(M2)的漏极连接，所述第二充放电电容(C2)的另一端接电源地，所述第二NMOS晶体管(M2)的栅极用于接入第二振荡控制电压(VB)、第二NMOS晶体管(M2)的源极接电源地，所述第三PMOS晶体管(M3)的栅极用于接入第一振荡控制电压(VA)、第三PMOS晶体管(M3)的源极与偏置电流源的输出端连接、第三PMOS晶体管(M3)的漏极与第五偏置NMOS晶体管(M5)的漏极连接，所述第四PMOS晶体管(M4)的栅极用于接入第二振荡控制电压(VB)、第四PMOS晶体管(M4)的源极与偏置电流源的输出端连接、第四PMOS晶体管(M4)的漏极与第六偏置NMOS晶体管(M6)的漏极连接。3.根据权利要求1所述的一种快启动低功耗时钟振荡器，其特征在于，所述偏置电流源包括偏置电流电路，所述偏置电流电路包括第七NMOS晶体管(M7)、第八NMOS晶体管(M8)、第九PMOS晶体管(M9)、第十PMOS晶体管(M10)，第十一NMOS晶体管(M0)和电阻(R1)，所述第九PMOS晶体管(M9)是截止型MOS晶体管，所述第九PMOS晶体管(M9)的源极接电源电压，所述第十PMOS晶体管(M10)的源极接电源电压，所述第九PMOS晶体管(M9)的漏极与第七NMOS晶体管(M7)的漏极连接，所述第九PMOS晶体管(M9)的栅极接收快速启动控制电路的输出信号，所述第七NMOS晶体管(M7)的栅极与漏极连接，所述第七NMOS晶体管(M7)的栅极与偏置电压(VBIAS)连接，所述第七NMOS晶体管(M7)的源极与第十一NMOS晶体管(M0)的漏极连接，所述第十一NMOS晶体管(M0)的漏极与栅极连接，所述第十一NMOS晶体管(M0)的源极接电源地，所述第十PMOS晶体管(M10)的漏极与所述偏置第八NMOS晶体管(M8)的漏极连接，所述第八NMOS晶体管(M8)的栅极与偏置电压(VBIAS)连接，所述第八NMOS晶体管(M8)的源...

【专利技术属性】
技术研发人员：庄腾飞，施乐，肖永贵，
申请(专利权)人：深圳市汇春科技股份有限公司，
类型：新型
国别省市：广东;44