【技术实现步骤摘要】
本专利技术涉及显示领域，尤其涉及一种移位寄存器电路及其驱动方法、栅极驱动电路及显示装置。
技术介绍
集成栅极驱动电路(GOA，GateDriveronArray)技术，是直接将栅极驱动电路(GatedriverICs)集成在阵列基板上，来代替外接驱动芯片的一种工艺技术。该技术的应用不仅可减少生产工艺程序，降低产品成本，提高集成度，而且可以做到面板两边对称的美观设计，同时也省去了栅极电路(GateIC)的绑定(Bonding)区域以及扇出(Fan-out)布线空间，从而可实现窄边框的设计，提高产能和良品率。GOA电路被广泛应用于显示面板上，包括小尺寸手机GOA模型、中大尺寸GOA模型、高稳定性工控车载GOA模型等等，在边框允许的情况下，中大尺寸GOA模型常常被用在小尺寸移动产品上，以使得面板工作更加稳定。一般而言，GOA单元的稳定特性与简单实用性，无法做到两者兼得，越稳定的GOA单元意味着内部TFT数量越多，即GOA电路愈加复杂。
技术实现思路
本专利技术提供一种移位寄存电路及其驱动方法、栅极驱动电路及显示装置，可以增加GOA电路的稳定特性，而不增加GOA单元中TFT的数量，解决了稳定特性与简单实用性无法兼得的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：一种移位寄存电路，包括：第一级移位寄存单元和第二级移位寄存单元，所述移位寄存电路还包括：所述第一级移位寄存单元和所述第二级移位寄存单元所共用的稳定模块，所述稳定模块配置为在所述第一级移位寄存单元和所述第二级移位寄存单元均不输出有效信号时稳定所述第一级移位寄存器单元的上拉节点和输出端、第二级移位寄存...
【技术保护点】
一种移位寄存电路，包括：第一级移位寄存单元和第二级移位寄存单元，其特征在于，所述移位寄存电路还包括：所述第一级移位寄存单元和所述第二级移位寄存单元所共用的稳定模块，所述稳定模块配置为在所述第一级移位寄存单元和所述第二级移位寄存单元均不输出有效信号时稳定所述第一级移位寄存器单元的上拉节点和输出端、第二级移位寄存单元的上拉节点和输出端的电位。
【技术特征摘要】
1.一种移位寄存电路，包括：第一级移位寄存单元和第二级移位寄存单元，其特征在于，所述移位寄存电路还包括：所述第一级移位寄存单元和所述第二级移位寄存单元所共用的稳定模块，所述稳定模块配置为在所述第一级移位寄存单元和所述第二级移位寄存单元均不输出有效信号时稳定所述第一级移位寄存器单元的上拉节点和输出端、第二级移位寄存单元的上拉节点和输出端的电位。2.根据权利要求1所述的移位寄存电路，其特征在于，所述第一级移位寄存单元的上拉节点与所述第二级移位寄存单元的上拉节点直接连接在一起，共用一个上拉节点；所述第一级移位寄存单元与所述第二级移位寄存单元共用一个下拉节点。3.根据权利要求2所述的移位寄存电路，其特征在于，所述稳定模块包括第一部分和第二部分，所述第一部分用于将共用控制信号传递至所述下拉节点，所述第二部分包括：第一稳定子模块，用于接收所述下拉节点的电位信号和低电平信号，并在所述下拉节点为高电位时，拉低所述上拉节点的电位，第二稳定子模块，用于接收所述下拉节点的电位信号和所述低电平信号，并在所述下拉节点为高电位时，拉低所述第二级输出端的电位，第三稳定子模块，用于接收所述下拉节点的电位信号和所述低电平信号，并在所述下拉节点为高电位时，拉低所述第一级输出端的电位。4.根据权利要求3所述的移位寄存电路，其特征在于，所述第一级移位寄存单元包括：预充模块和第一级输出模块，所述预充模块和所述第一级输出模块通过所述第一级移位寄存单元的上拉节点连接在一起，所述预充模块，用于接收第一输入信号和VDD信号，并在所述第一输入信号的控制下拉高所述上拉节点的电位，并在所述上拉节点的电位拉高时，拉低所述下拉节点的电位；所述第一级输出模块，用于接收所述上拉节点的电位信号和第一时钟信号，并在所述上拉节点的电位信号和所述第一时钟信号的控制下，向第一级输出端输出高电平；所述第二级移位寄存单元包括复位模块和第二级输出模块，所述复位模块和所述第二级输出模块通过所述上拉节点连接在一起；所述复位模块，用于接收复位信号和VSS信号，并在所述复位信号的控制下拉低所述上拉节点的电位；所述第二级输出模块，用于接收所述上拉节点的电位信号和第二时钟信号，并在所述上拉节点的电位信号和所述第二时钟信号的控制下，向第二级输出端输出高电平。5.根据权利要求4所述的移位寄存电路，其特征在于，所述预充模块包括：第一薄膜晶体管，其控制端输入所述第一输入信号，其第一端输入所述VDD信号，其第二端连接至所述上拉节点；第二薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述下拉节点相连，其第二端输入所述低电压信号；第三薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述稳定模块的第一部分相连，其第二端输入所述低电压信号。6.根据权利要求1或2所述的移位寄存电路，其特征在于，所述移位寄存电路包括第一稳定模块和第二稳定模块，所述第一级移位寄存单元和所述第二级移位寄存单元在第一时间内共用所述第一稳定模块，在第二时间内共用所述第二稳定模块。7.根据权利要求6所述的移位寄存电路，其特征在于，所述第一级移位寄存单元和所述第二级移位寄存单元在奇数帧共用所述第一稳定模块，在偶数帧共用所述第二稳定模块。8.根据权利要求6所述的移位寄存电路，其特征在于，所述第一级移位寄存单元和所述第二级移位寄存单元均包括上拉节点和下拉节点，所述第一级移位寄存单元的上拉节点与所述第二级移位寄存单元的上拉节点直接连接在一起，所述第一级移位寄存单元的下拉节点与所述第二级移位寄存单元的下拉节点交替工作。9.根据权利要求8所述的移位寄存电路，其特征在于，所述第一稳定模块的第一部分用于将第一共用控制信号传递至所述第一级移位寄存单元的下拉节点；所述第二稳定模块的第一部分用于将第二共用控制信号传递至所述第二级移位寄存单元的下拉节点；所述第一共用控制信号和所述第二共用控制信号中，在同一时间内只有其中一个为高电平，另一为低电平；所述第一稳定模块的第二部分与所述第二稳定模块的第二部分均包括三个稳定子模块。10.根据权利要求9所述的移位寄存电路，其特征在于，所述第一稳定模块的第二部分中的：第一稳定子模块，用于接收所述第一级移位寄存单元的下拉节点的电位信号和低电平信号，并在所述第一级移位寄存单元的下拉节点为高电位时，拉低所述上拉节点的电位，第二稳定子模块，用于接收所述第一级移位寄存单元的下拉节点的电位信号和所述低电平信号，并在所述第一级移位寄存单元的下拉节点为高电位时，拉低所述第二级输出端的电位，第三稳定子模块，用于接收所述第一级移位寄存单元的下拉节点的电位信号和所述低电平信号，并在所述第一级移位寄存单元的下拉节点为高电位时，拉低所述第一级输出端的电位；所述第二稳定模块的第二部分中的：第四稳定子模块，用于接收所述第二级移位寄存单元的下拉节点的电位信号和低电平信号，并在所述第二级移位寄存单元的下拉节点为高电位时，拉低所述上拉节点的电位，第五稳定子模块，用于接收所述第二级移位寄存单元的下拉节点的电位信号和所述低电平信号，并在所述第二级移位寄存单元的下拉节点为高电位时，拉低所述第一级输出端的电位，第六稳定子模块，用于接收所述第二级移位寄存单元的下拉节点的电位信号和所述低电平信号，并在所述第二级移位寄存单元的下拉节点为高电位时，拉低所述第二级输出端的电位。11.根据权利要求10所述的移位寄存电路，其特征在于，所述第一级移位寄存单元还包括：预充模块，用于接收第一输入信号和VDD信号，并在所述第一输入信号的控制下拉高所述上拉节点的电位，并在所述上拉节点的电位拉高时，拉低所述第一级移位寄存单元的下拉节点的电位和所述第二级移位寄存单元的下拉节点的电位，第一级输出模块，用于接收所述上拉节点的电位信号和第一时钟信号，并在所述上拉节点的电位信号和所述第一时钟信号的控制下，向第一级输出端输出高电平；所述第二级移位寄存单元还包括：复位模块，用于接收复位信号和VSS信号，并在所述复位信号的控制下拉低所述上拉节点的电位，第二级输出模块，用于接收所述上拉节点的电位信号和第二时钟信号，并在所述上拉节点的电位信号和所述第二时钟信号的控制下，向第二级输出端输出高电平。12.根据权利要求11所述的移位寄存电路，其特征在于，所述预充模块包括：第一薄膜晶体管，其控制端输入所述第一输入信号，其第一端输入所述VDD信号，其第二端连接至所述上拉节点；第二薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述第一级移位寄存单元的下拉节点相连，其第二端输入所述低电压信号；第三薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述第一稳定模块的第一部分相连，其第二端输入所述低电压信号；第四薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述第二级移位寄存单元的下拉节点相连，其第二端输入所述低电压信号；第五薄膜晶体管，其控制端与所述上拉节点相连，其第一端与所述第二稳定模块的第一部分相连，其第二端输入所述低电压信号。13.根据权利要求4或11所述的移位寄存电路，其特征在于，所述第一级输出模块包括：第六薄膜晶体管，其控制端与所述上拉节点相连，其第一端输入所述第一时钟信号，其第二端与所述第一级输出端相连，第一电容，其第一端与所述上拉节点相连，其第二端与所述第六薄膜晶体管的第二端相连；所述第二级输出模块包括：第七薄膜晶体管，其控制端与所述上拉节点相连，其第一端输入所述第二时钟信号，其第二端与所述第二级输出端相连，第二电容，其第一端与所述上拉节点相连，其第二端与...
【专利技术属性】
技术研发人员：米磊，王世君，薛艳娜，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。