基于可重构系统配置多模式传输的可控缓存实现系统技术方案

本发明专利技术公开了一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现方法，其包括系统总线、配置信息总线、外部存储器、片外存储接口、中断控制器、微处理器、共享存储器(即第三级配置缓存控制器)、多可重构处理器、片内外数据传输控制器、片外配置信息存储器、处理单元重构控制器，该处理方法在原有的缓存结构上增加了层次化多模式的配置传输控制器，控制可重构处理器进行配置的传输。本发明专利技术通过缓存控制器层次化结构优化了存储资源利用率，且通过多模式传输降低了配置管理复杂度。

【技术实现步骤摘要】

本专利技术涉及一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现系统，嵌入式可重构设计

技术介绍
可重构架构作为一种兼具灵活性和高性能的硬件结构，国内外的很多科研机构和公司都进行了深入、广泛的研究和应用，目前已有多种用于高性能信号处理、移动通信、媒体处理和加解密等领域的可重构处理器。可重构处理器的配置管理可以从多方面入手，目前最常用的提高重构效率的配置管理方法有优化重构序列和缩减重构数据规模。优化重构序列是利用配置信息流的时间局部性，优化配置信息调度过程，从而减少重构时间。缩减重构数据规模则是利用配置信息流的空间局部性，减少重构时所需的配置信息量，进而减少配置信息传输时间，提高重构效率。优化重构序列利用了多数计算密集型应用的配置信息重复利用率较高的特点，将最近一段时间频繁使用的配置信息缓存在片上，以减少访问外部存储器的次数，加快配置信息的传输速度。此外，一些可重构处理器采用了分布式配置缓存结构以加速重构。每个阵列都对应一个重构控制器。每个重构控制器内都有一块配置缓。但是，这样的分布式配置缓存虽然功能独立、灵活性高，但是存储开销非常大，而且当存储单元中存储的内容相近或相同时，存储资源利用率也会较低。此外，硬件资源较多时，管理方法也会比较复杂。近年来，随着可重构处理器计算资源的不断增加，当处理器中有多个可重构单元或可重构阵列时，配置缓存逐渐形成了层次化的结构。针对存储资源利用率低，管理方法复杂的问题，目前尚未提出有效的解决方案。
技术实现思路
专利技术目的：针对现有技术中存在的问题与不足，本专利技术提供一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现系统，对配置信息分级管理，通过多模式传输控制配置信息在各级之间的流通，以提高资源利用率，降低配置管理方法的复杂度。技术方案：一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现系统，基于传统的嵌入式缓存结构，增加了缓存控制器，用于实现配置信息的多模式传输。所述缓存控制器，为分级组织形式，共分为三级，其中，可重构阵列与第一级配置缓存控制器紧耦合，第二级配置缓存控制器与第三级配置缓存控制器紧耦合，第三级配置缓存控制器与片外配置信息存储器之间通过配置信息总线互联。三级缓存控制器同构，包括传输模式设置单元、配置信息存储控制单元、配置信息存储单元、配置信息输出单元和配置信息输入单元。传输模式设置单元用于配置固定的传输模式，每套配置信息根据算法的特征和配置信息之间的逻辑结构，提前预存好配置信息的传输模式，传输模式设置单元读取预存信息，完成配置信息存储控制单元的配置；配置信息存储控制单元用于对配置信息输出单元和配置信息输入单元进行配置，控制输入配置信息的来源和存放地址，并配置输出配置信息的内容和对象；配置信息存储单元用于存储配置信息内容；配置信息输出单元根据传输模式设置单元的配置信息，控制配置信息的输出内容、输出对象和输出模式；配置信息输入单元用于控制配置信息的输入来源和输入内容。所述传输模式共计5种，包括：模式一，所有阵列配置信息不同，并行计算；模式二，所有阵列配置信息相同，并行计算；模式三，同一可重构处理器内的阵列配置信息相同，并行计算；模式四，所有可重构阵列顺序执行，串行计算；模式五，可重构处理器之间并行计算，可重构处理器内的阵列串行计算。优选地，可重构系统架构包括4个可重构处理器，每个可重构处理器包括4个可重构阵列和4个第一级配置缓存控制器，1个第二级配置缓存控制器，第二级配置缓存控制器与第一级配置缓存控制器之间采用广播互联，第一级配置缓存控制器之间采用单向直线互联。传输模式的具体解释如下：模式一，16个可重构阵列引用的配置信息均不同，可重构阵列间并行计算；模式二，16个可重构阵列引用的配置信息均相同，可重构阵列间并行计算；模式三，同一可重构处理器内的4个可重构阵列之间的配置信息均相同，4个可重构处理器之间可重构阵列之间的配置信息不同，可重构阵列并行计算；模式四，16个可重构阵列之间顺序执行，串行计算，配置信息依次配置；模式五，4个可重构处理器之间并行计算，可重构处理器内4个可重构阵列串行计算。配置信息存储控制单元对配置缓存控制器中的配置流传输控制步骤如下：(1)对整体算法进行子算法切割，解析算法内容，获得子算法之间的逻辑关系，确定执行顺序，从而得出配置信息之间的执行逻辑顺序，确定配置信息的传输模式；(2)根据上一步的分析结果，赋值传输模式设置单元，传输模式设置单元根据传输模式设置配置信息存储控制单元，对于配置信息存储单元，模式一至模式五均对应不同的存储模式；(3)配置信息存储单元控制配置信息输入的来源和配置信息的存储方式，并响应配置信息输出单元的访问请求，根据存储模式的不同输出相应的配置信息。附图说明图1为大规模嵌入式粗粒度可重构系统架构图；图2为配置缓存控制器分级组织系统示意图；图3为配置缓存控制器内部架构图；图4为大规模嵌入式粗粒度可重构系统配置调度流程图。具体实施方式下面结合具体实施例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。图1为大规模嵌入式粗粒度可重构系统架构图，其包括系统总线、配置信息总线、外部存储器、片外存储接口、中断控制器、微处理器、共享存储器(即第三级配置缓存控制器)、多可重构处理器、片内外数据传输控制器、片外配置信息存储器、处理单元重构控制器。图2为配置缓存控制器分级组织系统示意图，缓存控制器共分为三级，其中，可重构阵列与第一级配置缓存控制器紧耦合，第二级配置缓存控制器与第三级配置缓存控制器紧耦合，第三级配置缓存控制器与片外配置信息存储器之间通过配置信息总线互联。如图2所示，可重构架构包含N个可重构处理器，其中，N>1，每个可重构处理器包含4个可重构阵列；四个第一级配置缓存控制器共享1个第二级配置缓存控制器，从第二级配置缓存控制器中读取配置，第一级配置缓存控制器之间可按顺序单向读取配置；所有第二级配置信息缓存控制器共享一个第三级配置缓存控制器，第二级配置缓存控制器只能从第三级配置缓存控制器中读取配置。优选地，可重构架构包括4个可重构处理器，每个可重构处理器包括4个可重构阵列和4个第一级配置缓存控制器，本文档来自技高网...

【技术保护点】
一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现系统，其特征在于：基于嵌入式缓存结构，增加了缓存控制器，用于实现配置信息的多模式传输；所述缓存控制器，为分级组织形式，共分为三级，其中，可重构阵列与第一级配置缓存控制器紧耦合，第二级配置缓存控制器与第三级配置缓存控制器紧耦合，第三级配置缓存控制器与片外配置信息存储器之间通过配置信息总线互联。三级缓存控制器同构，包括传输模式设置单元、配置信息存储控制单元、配置信息存储单元、配置信息输出单元和配置信息输入单元。

【技术特征摘要】
1.一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实
现系统，其特征在于：基于嵌入式缓存结构，增加了缓存控制器，用于实现配置
信息的多模式传输；
所述缓存控制器，为分级组织形式，共分为三级，其中，可重构阵列与第一
级配置缓存控制器紧耦合，第二级配置缓存控制器与第三级配置缓存控制器紧耦
合，第三级配置缓存控制器与片外配置信息存储器之间通过配置信息总线互联。
三级缓存控制器同构，包括传输模式设置单元、配置信息存储控制单元、配置信
息存储单元、配置信息输出单元和配置信息输入单元。
2.如权利要求1所述的基于可重构系统配置多模式传输的可控缓存实现系
统，其特征在于：传输模式设置单元用于配置固定的传输模式，根据算法的特征
和配置信息之间的逻辑结构，对配置信息存储控制单元进行配置；
配置信息存储控制单元用于对配置信息输出单元和配置信息输入单元进行
配置，控制输入配置信息的来源和存放地址，并配置输出配置信息的内容和对象；
配置信息存储单元用于存储配置信息内容；
配置信息输出单元根据传输模式设置单元的配置信息，控制配置信息的输出
内容、输出对象和输出模式；
配置信息输入单元用于控制配置信息的输入来源和输入内容。
3.如权利要求2所述的基于可重构系统配置多模式传输的可控缓存实现系
统，其特征在于：
所述传输模式共计5种，包括：模式一，所有阵列配置信息不同，并行计算；
模式二，所有阵列配置信息相同，并行计算；模式三，同一可重构处理器内的阵
列配置信息相同，并行计算；模式四，所有可重构阵列顺序执行，串行计算；模
式五，可重构处理器之间并行计算，可重构处理器内的阵列串行计算。
4.如权利要求1...

【专利技术属性】
技术研发人员：刘波，季程，王晓彤，龚宇，曹鹏，杨军，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32