本实用新型专利技术提供了一种多通道数字信号处理平台，ADC将模拟中频信号转换为数字中频信号，FPGA将数字中频信号通过DAC输出，DSP从FLASH中读取程序对FPGA进行配置；DSP将晶体振荡器提供的时钟信号送往FPGA，产生时钟信号；FPGA解码产生的授时信号经由时延控制电路进行延迟后传送至时差测量电路，时差测量电路对延迟后的授时信号和外部参考信号进行时间间隔测量，FPGA电路根据时间间隔测量值的对时延控制电路进行调整，完成授时信号与外部参考信号的精确同步。本实用新型专利技术不仅可用于实现多路不同编码结构的中频模拟信号的抽样、量化，以及数字信号的解调处理，同时还具备了时差测量和时延控制功能。
【技术实现步骤摘要】
本专利技术涉及数字信号处理、高精度授时、高精度定时等领域。
技术介绍
高速FPGA和DSP器件具有设计灵活、开发周期短和开发成本低等优点，逐渐成为数字接收机中完成高效数字下变频、实现数字解调以及数字基带处理的重要技术途径之一。在无线电应用中，为了增强数字信号处理部分电路的一致性和可靠性，多采用硬件和软件相结合的方式进行架构，把功能固定的部分在FPGA中以硬件的方式实现，而功能灵活的部分则在DSP中以软件的方式实现。基于FPGA和DSP的数字硬件系统结合二者优点，兼顾速度和灵活性，能够同时满足底层信号处理和高层信号处理的要求。FPGA和DSP结合使用的结构可轻易地对设计进行重新配置，方便开发人员对接收机的结构、功能、性能等的测试、优化以及新设计的验证，以实现软件无线电设计的各种功能。现有的基于FPGA和DSP的数字信号处理平台主要应用在无线接收、卫星接收、图像处理和信号分析等领域，并不具备时差测量和时延控制功能，所以在高精度授时或定时等领域的应用受到限制。
技术实现思路
为了克服现有技术的不足，本专利技术提供了一种配有时差测量和时延控制电路的多通道数字信号处理平台，该平台能够满足数字信号处理平台在授时、定时等领域的需求。本专利技术解决其技术问题所采用的技术方案是：包括ADC电路、DAC电路、FPGA电路、DSP电路、时差测量电路和时延控制电路。所述的ADC电路将下变频器输出的模拟中频信号转换为数字中频信号，送往FPGA电路；所述的FPGA电路同时与DAC电路、DSP电路、SDRAM电路、MAX3232电路、FPGA_IO输出接口电路、时差测量电路和时延控制电路相连接，FPGA电路将产生的数字中频信号送往DAC电路进行数/模转换并输出，DSP电路通过EMIF接口与FPGA电路之间进行数据交互，FPGA电路的实时处理数据存储在SDRAM电路中，FPGA通过MAX3232电路和FPGA_IO输出接口电路实现与外部用户的数据交换；所述的DSP电路与FPGA电路、FLASH电路和晶体振荡器相连接，FLASH电路中存储DSP电路的上电启动程序，同时DSP电路充当配置FPGA电路的主处理器，从FLASH电路中读取FPGA电路的配置程序，对FPGA电路进行配置；晶体振荡器为DSP电路提供40MHz的时钟信号，DSP电路将时钟信号送往FPGA电路，并由FPGA电路倍频或分频产生系统工作所需的时钟信号；FPGA电路解码产生的授时信号经由时延控制电路进行延迟后传送至时差测量电路，时差测量电路对延迟后的授时信号和外部参考信号进行时间间隔测量，FPGA电路根据时间间隔测量值的对时延控制电路进行调整，完成授时信号与外部参考信号的精确同步。本专利技术的有益效果是：多通道数字信号处理平台不仅可用于实现多路不同编码结构的中频模拟信号的抽样、量化，以及数字信号的解调处理，同时还具备了时差测量和时延控制功能，将多通道数字信号处理平台的应用范围扩展到了高精度授时和高精度定时领域。附图说明图1是本专利技术基带处理部分的结构框图。图2是图1中时差测量电路211和时延控制电路210的原理图。图3是图1中时差测量电路211和时延控制电路210的软件流程图。具体实施方式下面结合附图和实施例对本专利技术进一步说明，本专利技术包括但不仅限于下述实施例。本专利技术所涉及的多通道数字信号处理平台具有时差测量电路和时延控制电路：时差测量电路用来测量两个信号之间的时间间隔，测量分辨率是0.125ns，用来完成两个脉冲信号之间时间间隔的测量；时延控制电路是一个存储器深度8bit、调整步长0.25ns的可编程定时单元，输入信号最高频率可达25MHz，主要用于实现对信号延迟的精确控制。本专利技术包括ADC电路、DAC电路、FPGA电路和DSP电路。所述的ADC电路将下变频器输出的模拟中频信号转换为数字中频信号，送往FPGA电路。FPGA电路同时与DAC电路、DSP电路、SDRAM电路、MAX3232电路、FPGA_IO输出接口电路、时差测量电路和时延控制电路相连接，负责基带处理电路中各个模块之间的相互通信以及对外的接口。FPGA将产生的数字中频信号送往DAC电路进行数/模转换并输出，DSP通过EMIF接口与FPGA之间进行数据交互，FPGA的实时处理数据存储在SDRAM电路中，最后FPGA通过MAX3232电路和FPGA_IO输出接口电路相连接实现与外部用户的数据交换；DSP电路与FPGA电路、FLASH电路和晶体振荡器相连接，负责基带处理电路的时序控制和时钟信号的产生。存储器用来存储DSP的上电启动程序，同时DSP充当配置FPGA的主处理器，从FLASH中读取FPGA的配置程序，对FPGA进行配置。晶体振荡器为DSP提供40MHz的时钟信号，DSP将该信号处理后送往FPGA，并由FPGA倍频或分频产生系统工作所需的其他时钟信号。时差测量电路对解码产生并经由时延控制电路延迟的授时信号和外部参考信号进行时间间隔测量，并将测量值送往FPGA进行分析。然后，FPGA根据时差测量值的分析结果对时延控制电路进行控制，完成授时信号与外部参考信号的精确同步，实现高精度授时和定时功能。图1是本专利技术基带处理部分的结构框图。本专利技术的多通道数字信号处理平台核心由FPGA芯片203和DSP芯片204组成，配合一些外围的辅助电路进行工作。多通道数字信号处理平台设有ADC模块201、DAC模块202、FPGA模块203、DSP模块204、FLASH电路205、SDRAM电路206、MAX3232电路207、晶体振荡器208、FPGA_IO接口209、时延控制电路210和时差测量电路211等部分组成。ADC芯片201的型号为AD9284，DAC模块202的型号为DAC5672，FPGA模块203的型号为XC7K325T，DSP模块204的型号为TMS320C6655，FLASH芯片205型号为S29AL016D70，SDRAM电路206的型号为MT48LC4M32，时延控制电路210的型号为DS1123LE-25，时差测量电路211的型号为TDC-GP1。ADC模块201、DAC模块202、SDRAM电路206和MAX3232电路207与FPGA模块203相连接。FPGA模块203负责ADC采样和DAC的数据输出，FPGA模块203的实时处理数据可以存储在SDRAM电路206中，并通过MAX3232电路207与外部设备实现串行通信FLASH电路205和晶体振荡器208与DSP模块204相连接，FLASH电路205用来存储FPGA模块203和DSP模块204的配置程序，晶体振荡器208为DSP提供基准时钟。FPGA_IO接口209、时延控制电路210和时差测量电路211与FPGA模块203相连接。FPGA_IO接口209是FPGA模块203对外扩展的接口，用来接入ADC模块201的模拟输入信号，输出经FPGA模块203转换为模拟信号的DAC模块202的输出数据。FPGA模块203输出的授时信号送往时延控制电路210，并控制时延控制电路210对输入的授时信号的延迟量。时差测量电路211测量外部参考信号与时延控制电路210输出的延迟信号之间的时间间隔，并将测量结果送往FPGA模块203进行分析、处理，获得对时延控制电路210本文档来自技高网...
【技术保护点】
一种多通道数字信号处理平台，包括ADC电路、DAC电路、FPGA电路、DSP电路、时差测量电路和时延控制电路，其特征在于：所述的ADC电路将下变频器输出的模拟中频信号转换为数字中频信号，送往FPGA电路；所述的FPGA电路同时与DAC电路、DSP电路、SDRAM电路、MAX3232电路、FPGA_IO输出接口电路、时差测量电路和时延控制电路相连接，FPGA电路将产生的数字中频信号送往DAC电路进行数/模转换并输出，DSP电路通过EMIF接口与FPGA电路之间进行数据交互，FPGA电路的实时处理数据存储在SDRAM电路中，FPGA通过MAX3232电路和FPGA_IO输出接口电路实现与外部用户的数据交换；所述的DSP电路与FPGA电路、FLASH电路和晶体振荡器相连接，FLASH电路中存储DSP电路的上电启动程序，同时DSP电路充当配置FPGA电路的主处理器，从FLASH电路中读取FPGA电路的配置程序，对FPGA电路进行配置；晶体振荡器为DSP电路提供40MHz的时钟信号，DSP电路将时钟信号送往FPGA电路，并由FPGA电路倍频或分频产生系统工作所需的时钟信号；FPGA电路解码产生的授时信号经由时延控制电路进行延迟后传送至时差测量电路，时差测量电路对延迟后的授时信号和外部参考信号进行时间间隔测量，FPGA电路根据时间间隔测量值的对时延控制电路进行调整，完成授时信号与外部参考信号的精确同步。...
【技术特征摘要】
1.一种多通道数字信号处理平台，包括ADC电路、DAC电路、FPGA电路、DSP电路、时差测量电路和时延控制电路，其特征在于：所述的ADC电路将下变频器输出的模拟中频信号转换为数字中频信号，送往FPGA电路；所述的FPGA电路同时与DAC电路、DSP电路、SDRAM电路、MAX3232电路、FPGA_IO输出接口电路、时差测量电路和时延控制电路相连接，FPGA电路将产生的数字中频信号送往DAC电路进行数/模转换并输出，DSP电路通过EMIF接口与FPGA电路之间进行数据交互，FPGA电路的实时处理数据存储在SDRAM电路中，FPGA通过MAX3232电路和FPGA_IO输出接口电路实现与外部用户的数...
【专利技术属性】
技术研发人员：邢燕，陈颖鸣，胡永辉，赵爱萍，
申请(专利权)人：中国科学院国家授时中心，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。