【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉参考本专利申请涉及同一日期提交的题为“Cross-CoupledThyristorSRAMSemiconductorStructuresandMethodsofFabrication”的美国专利申请No.14/590,852,二者都要求于2014年9月25日提交的美国临时专利申请No.62/055,582的优先权,其连同本申请中引用的全部其他参考文献一起并入本文中。
本专利技术涉及具有存储器功能的集成电路器件,具体而言,涉及静态随机存取存储器(SRAM)器件。
技术介绍
从1950年代末专利技术集成电路以来,电路设计一直在不断发展,特别是对于集成器件,与开发半导体技术是一致的。早期的技术是双极技术,与后来的集成电路技术相比,其占用了半导体衬底表面上的大量空间,并需要大量的电流而由此产生高功耗。稍后的场效应技术,特别是MOS(金属氧化物半导体)技术,使用晶体管,与它们的双极型对手相比小得多,具有较低电流,因而具有低功耗。CMOS(互补MOS)技术更进一步降低了集成电路中的电流和功耗。目前几乎所有大规模集成电路已经转向了互补金属氧化物半导体(CMOS)技术。用于半导体存储器的双极技术已经研究多年了。但这项研究通常集中在单个存储器单元,并已在得到存储器单元可以是阵列的一部分的结论后停止。双极存储器单元阵列的进一步研究和开发已受阻于CMOS存储器单元比任何双极存储器单元占用空间少和消耗更少的功率,且任何双极存储器单元阵列都一定不如CMOS阵列的长期信念。近年来的进展依赖于半导体加工技术的不断尺寸收缩,从而为了更大的电路密度和更高的运行速度而缩小了存储 ...
【技术保护点】
一种存储器单元,用在具有至少一个逻辑电路和多个存储器单元的集成电路中,所述至少一个逻辑电路运行在MOSFET逻辑电路范围内,所述多个存储器单元排列在由多个互补位线对和多条字线互连的阵列中,每一个存储器单元都包括:一对交叉耦合的晶闸管,在交叉点布置中,每一个晶闸管都具有连接到互补位线对和字线的阳极和阴极;并且每一个晶闸管都具有被电偏置的区域,以使得运行在所述MOSFET逻辑电路范围的量值内的、在所述互补位线对和所述字线上的电压摆动对于读和写所述存储器单元是足够的。
【技术特征摘要】
【国外来华专利技术】2014.09.25 US 62/055,5821.一种存储器单元,用在具有至少一个逻辑电路和多个存储器单元的集成电路中,所述至少一个逻辑电路运行在MOSFET逻辑电路范围内,所述多个存储器单元排列在由多个互补位线对和多条字线互连的阵列中,每一个存储器单元都包括:一对交叉耦合的晶闸管,在交叉点布置中,每一个晶闸管都具有连接到互补位线对和字线的阳极和阴极;并且每一个晶闸管都具有被电偏置的区域,以使得运行在所述MOSFET逻辑电路范围的量值内的、在所述互补位线对和所述字线上的电压摆动对于读和写所述存储器单元是足够的。2.根据权利要求1所述的存储器单元,其中,两个所述晶闸管的阴极被负偏置为相对于所述MOSFET逻辑电路范围的低端约0.5伏。3.根据权利要求1所述的存储器单元,其中,两个所述晶闸管的阳极被正偏置为相对于所述MOSFET逻辑电路范围的高端约0.5伏。4.根据权利要求1所述的存储器单元,其中,所述MOSFET逻辑电路范围从约0伏扩展至1.0伏。5.根据权利要求1所述的存储器单元,其中,所述晶闸管由55nm或更精细的临界尺寸来限定。6.根据权利要求1所述的存储器单元,其中,一个晶闸管的阳极连接到所述互补位线对中的一条位线,另一个晶闸管的阳极连接到所述互补位线对中的另一条位线,并且两个晶闸管的阴极都连接到所述字线。7.根据权利要求1所述的存储器单元,其中,两个晶闸管的阳极都连接到所述字线,所述晶闸管中的一个晶闸管的阴极连接到所述互补位线对中的一条位线,另一个晶闸管的阴极连接到所述互补位线对中的另一条位线。8.一种写入SRAM单元的方法,用于具有由存储器单元构成的阵列的集成电路,所述存储器单元由多个互补位线对和多条字线互连,每一个SRAM单元都具有一对交叉耦合的晶闸管,在交叉点布置中每一个晶闸管都具有连接到互补位线对和字线的阳极和阴极,所述方法包括:初始地将所述多个互补位线对保持在第一电压,并且将所述多条字线保持在第二电压,由互补位线对和字线施加在每一个SRAM单元上的电压处于0.5倍正向偏置的PN结电压与1倍的正向偏置的PN结电压之间,维持每一个SRAM单元中的逻辑状态;选择至少一个SRAM单元;将连接到所选SRAM单元的所述互补位线对中的一条位线驱动到第三电压,响应于所述逻辑状态将被写入到所选SRAM单元中而选择被驱动的位线;以及将连接到所选SRAM单元的字线驱动到第四电压,以使得由所述字线和所述互补位线对中的一条位线施加在所选SRAM单元中的一个晶闸管上的电压大于正向偏置的PN结电压与在PNP双极型晶体管的发射极和集电极之间的饱和电压的总和,并且由所述字线和所述互补位线对中的另一条位线施加在所选SRAM单元中的另一个晶闸管上的电压处于0.5倍的正向偏置的PN结电压与1倍的正向偏置的PN结电压之间;由此导通所选SRAM单元中的所述一个晶闸管,并关断所选SRAM单元中的所述另一个晶闸管。9.根据权利要求8所述的方法,其中,施加在所述一个晶闸管上的电压约为1.4伏。10.根据权利要求8所述的方法,其中,施加在所述另一个晶闸管上的电压约为0.4伏。11.根据权利要求8所述的方法,其中,在初始保持步骤中,由所述多个互补位线对和所述多条字线施加在每一个SRAM单元上的电压在约0.3到0.8伏的范围中。12.根据权利要求10所述的方法,其中,在初始保持步骤中,由所述多个互补位线对和所述多条字线施加在每一个SRAM单元上的电压约为0.4伏。13.根据权利要求8所述的方法,其中,每一个SRAM单元中的一个晶闸管的阳极都连接到所述互补位线对中的一条位线,每一个SRAM单元中的另一个晶闸管的阳极都连接到所述互补位线对中的另一条位线,并且每一个SRAM单元中的两个晶闸管的阴极都连接到字线。14.根据权利要求13所述的方法,其中,所述第一电压约为1.4伏,并且所述第二电压约为0.75伏。15.根据权利要求14所述的方法,其中,所述第三电压约为0.4伏,并且所述第四电压约为0伏。16.根据权利要求8所述的方法,其中,每一个SRAM单元中的两个晶闸管的阳极都连接到字线,每一个SRAM单元中的一个晶闸管的阴极都连接到所述互补位线对中的所述一条位线,并且每一个SRAM单元中的另一个晶闸管的阴极都连接到所述互补位线对中的所述另一条位线。17.根据权利要求16所述的方法,其中,所述第一电压约为0伏,并且所述第二电压约为0.65伏。18.根据权利要求17所述的方法,其中,所述第三电压约为1.0伏,并且所述第四电压约为1.4伏。19.一种读取SRAM单元的方法,用于具有由存储器单元构成的阵列的集成电路,所述存储器单元由多个互补位线对和多条字线互连,每一个SRAM单元都具有一对交叉耦合的晶闸管,在交叉点布置中每一个晶闸管都具有连接到互补位线对和字线的阳极和阴极,所述方法包括:将所述多条字线保持在第一读取电压;将所述多个互补位线对预充电到第二读取电压,由互补位线对和字线施加在每一个SRAM单元上的电压处于0.5倍的正向偏置的PN结电压与1倍的正向偏置的PN结电压之间,维持每一个SRAM单元中的逻辑状态;允许所述多个互补位线对在所述第二读取电压处...
【专利技术属性】
技术研发人员:H·栾,B·贝特曼,V·阿克赛尔拉德,C·程,C·谢瓦利尔,
申请(专利权)人:克劳帕斯科技有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。