GOA驱动电路及液晶显示装置制造方法及图纸

本发明专利技术提供一种GOA驱动电路及液晶显示装置，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块；所述上拉模块、下拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接；所述上拉控制模块与所述第N级栅极信号点Qn电连接；所述上拉控制模块的控制端与第N‑1级栅极信号点Qn‑1电连接；所述上拉控制模块的输入端与第N‑1级水平扫描线电连接；所述下拉模块的控制端与第N+1级水平扫描线电连接。本发明专利技术具有提高上拉控制模块的上拉驱动能力以及节约成本的有益效果。

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，特别是涉及一种GOA驱动电路及液晶显示装置。
技术介绍
GateDriverOnArray，简称GOA，也就是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对像素结构逐行扫描的驱动方式的一项技术。现有技术中，都是通过下传电路模块来将本级GOA单元的上拉模块的时钟信号作为下传信号传递给下一级的GOA单元的上拉控制模块，由于必须具有下传电路模块导致成本较高，并且由于是通过下传电路模块来将本级GOA单元的上拉模块的时钟信号传递给下一级GOA单元上拉控制模块，其上拉驱动能力有限。因此，现有技术存在缺陷，急需改进。
技术实现思路
本专利技术的目的在于提供一种改进的GOA驱动电路及液晶显示装置。为解决上述问题，本专利技术提供的技术方案如下：本专利技术提供一种GOA驱动电路，包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块；所述上拉模块、下拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接；所述上拉控制模块与所述第N级栅极信号点Qn电连接；所述上拉控制模块的控制端与第N-1级栅极信号点Qn-1电连接；所述上拉控制模块的输入端与第N-1级水平扫描线电连接；所述下拉模块的控制端与第N+1级水平扫描线电连接。优选地，所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的漏极与第N-1级水平扫描线电连接，所述第一薄膜晶体管的源极与所述第N级栅极信号点Qn电连接。优选地，所述上拉模块包括第二薄膜晶体管，所述第二薄膜晶体管的漏极接入高频时钟信号CK，所述第二薄膜晶体管的栅极与所述第N级栅极信号点Qn电连接，所述第二薄膜晶体管的源极与所述第N级水平扫描线Gn电连接。优选地，所述下拉模块包括第三薄膜晶体管以及第四薄膜晶体管，所述第三薄膜晶体管的栅极与所述第四薄膜晶体管的栅极均与第N+1级水平扫描线电连接；所述第四薄膜晶体管的漏极与所述第N级栅极信号点电连接，所述第四薄膜晶体管的源极接入直流低电压VSS；所述第三薄膜晶体管的漏极与所述第二薄膜晶体管的源极以及所述第N级水平扫描线电连接；所述第三薄膜晶体管的源极接入直流低电压VSS。优选地，所述下拉维持模块第一下拉维持电路；所述第一下拉维持电路包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管以及第十薄膜晶体管，所述第五薄膜晶体管的栅极与漏极连接，所述第五薄膜晶体管的漏极以及所述第六薄膜晶体管的漏极连接并接入第一低频时钟信号，所述第五薄膜晶体管的源极与所述第六薄膜晶体管的栅极以及所述第七薄膜晶体管的漏极连接，所述第七薄膜晶体管的栅极以及所述第八薄膜晶体管的栅极均与所述第N级栅极信号点连接，所述第七薄膜晶体管的源极、第八薄膜晶体管的源极、第九薄膜晶体管的源极以及第十薄膜晶体管的源极连接并接入所述直流低电压VSS；所述第八薄膜晶体管的漏极、所述第六薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及所述第十薄膜晶体管的栅极连接，所述第九薄膜晶体管的漏极与所述第N级水平扫描线Gn电连接，所述第十薄膜晶体管的漏极与所述第N级栅极信号点连接。优选地，所述下拉维持模块还包括第二下拉维持电路；所述第二下拉维持电路包括包括第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管以及第十六薄膜晶体管，所述第十一薄膜晶体管的栅极与漏极连接，所述第十一薄膜晶体管的漏极以及所述第十二薄膜晶体管的漏极连接并接入第二低频时钟信号，所述第十一薄膜晶体管的源极与所述第十二薄膜晶体管的栅极以及所述第十三薄膜晶体管的漏极连接，所述第十三薄膜晶体管的栅极以及所述第十四薄膜晶体管的栅极均与所述第N级栅极信号点连接，所述第十三薄膜晶体管的源极、第十四薄膜晶体管的源极、第十五薄膜晶体管的源极以及第十六薄膜晶体管的源极连接并接入所述直流低电压VSS；第十二薄膜晶体管的源极、第十四薄膜晶体管的漏极、第十五薄膜晶体管的栅极以及第十六薄膜晶体管的栅极连接，所述第十五薄膜晶体管的漏极与所述第N级水平扫描线Gn电连接，所述第十六薄膜晶体管的漏极与所述第N级栅极信号点连接。优选地，所述自举电容模块包括自举电容，所述自举电容的一端与所述第N级水平扫描线Gn电连接，所述自举电容的另一端与所述第N级栅极信号点电连接。优选地，所述第一低频时钟信号与所述第二低频时钟信号的相位相反。优选地，所述第一低频时钟信号以及所述第二低频时钟信号分别通过公共金属线接入各个GOA单元。本专利技术还提供了一种液晶显示装置，包括上述任一项所述的GOA驱动电路。本专利技术提供的GOA驱动电路及液晶显示装置第N级GOA单元采用第N级的栅极信号点Qn的电压输出作为下传信号，可以省略掉下传模块以及下传信号的输出；并采用第N-1级GOA单元的栅极信号点Qn-1的电压作为第N级GOA单元的上拉控制模块的开启信号，在第N-1级GOA单元的栅极信号点Qn-1的信号高电位的上升起来的阶段，第N-1级水平扫描线Gn-1的信号传输至第N级GOA单元的栅极信号点Qn，使得上拉控制模块的开启电压更大，上拉驱动能力更强。附图说明图1是本专利技术一优选实施例中的GOA驱动电路的第N级GOA单元的原理框图。图2是本专利技术图1所示实施例中的第N级GOA单元的电路原理图。图3是本专利技术的GOA驱动电路的信号时序图。具体实施方式以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的模块是以相同标号表示。请参照图1，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉模块101、下拉模块102、上拉控制模块103、下拉维持模块104以及自举电容模块105。其中，上拉模块101、下拉模块105、下拉维持模块104以及自举电容模块103均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接；所述上拉控制模103块与所述第N级栅极信号点Qn电连接。该上拉控制模块103的控制端与第N-1级栅极信号点Qn-1电连接；上拉控制模块103的输入端与第N-1级水平扫描线Gn-1电连接；所述下拉模块105的控制端与第N+1级水平扫描线Gn+1电连接。可以理解地，该第1级GOA单元的上拉控制模块的控制端接入初始启动信号STV，第1级GOA单元输入端接入初始驱动电压信号。具体地，如图2所示，该上拉模块101包括第二薄膜晶体管T2，所述第二薄膜晶体管T2的漏极接入高频时钟信号CK，所述第二薄膜晶体管T2的栅极与所述第N级栅极信号点Qn电连接，所述第二薄膜晶体管T2的源极与所述第N级水平扫描线Gn电连接。该上拉模块101主要用于将高频时钟信号CK输出给第N级水平扫描线线Gn的栅极驱动信号。该控制上拉模块101的上拉控制模块103包括第一薄膜晶体管T1，该第一薄本文档来自技高网...

【技术保护点】
一种GOA驱动电路，其特征在于，包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块；所述上拉模块、下拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接；所述上拉控制模块与所述第N级栅极信号点Qn电连接；所述上拉控制模块的控制端与第N‑1级栅极信号点Qn‑1电连接；所述上拉控制模块的输入端与第N‑1级水平扫描线电连接；所述下拉模块的控制端与第N+1级水平扫描线电连接。

【技术特征摘要】
1.一种GOA驱动电路，其特征在于，包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块；所述上拉模块、下拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接；所述上拉控制模块与所述第N级栅极信号点Qn电连接；所述上拉控制模块的控制端与第N-1级栅极信号点Qn-1电连接；所述上拉控制模块的输入端与第N-1级水平扫描线电连接；所述下拉模块的控制端与第N+1级水平扫描线电连接。2.根据权利要求1所述的GOA驱动电路，其特征在于，所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的漏极与第N-1级水平扫描线电连接，所述第一薄膜晶体管的源极与所述第N级栅极信号点Qn电连接。3.根据权利要求2所述的GOA驱动电路，其特征在于，所述上拉模块包括第二薄膜晶体管，所述第二薄膜晶体管的漏极接入高频时钟信号CK，所述第二薄膜晶体管的栅极与所述第N级栅极信号点Qn电连接，所述第二薄膜晶体管的源极与所述第N级水平扫描线Gn电连接。4.根据权利要求2所述的GOA驱动电路，其特征在于，所述下拉模块包括第三薄膜晶体管以及第四薄膜晶体管，所述第三薄膜晶体管的栅极与所述第四薄膜晶体管的栅极均与第N+1级水平扫描线电连接；所述第四薄膜晶体管的漏极与所述第N级栅极信号点电连接，所述第四薄膜晶体管的源极接入直流低电压VSS；所述第三薄膜晶体管的漏极与所述第二薄膜晶体管的源极以及所述第N级水平扫描线电连接；所述第三薄膜晶体管的源极接入直流低电压VSS。5.根据权利要求2所述的GOA驱动电路，其特征在于，所述下拉维持模块第一下拉维持电路；所述第一下拉维持电路包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管以及第十薄膜晶体管，所述第五薄膜晶体管的栅极与漏极连接，所述第五薄膜晶体管的漏极以及所述第六薄膜晶体管的漏极连接并接入第一低频时钟信号，所述第五薄膜晶体管的源极与所述第六薄膜晶体管的栅极以及所述第七薄膜晶体管的漏极连接，...

【专利技术属性】
技术研发人员：曾勉，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44