单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法技术方案

以标准CMOS逻辑工艺制作的接面二极管可作为单次可编程(OTP)元件的编程选择器，此OTP元件例如为电性熔丝。此电性熔丝的至少一部分具有至少一扩展区以加速编程。编程选择器可为至少一二极管或一MOS，其可以由MOS通道或源极/漏极二极管导通。OTP元件可有至少一OTP元素耦接至一记忆体单元中的至少一二极管。本发明专利技术也揭露编程此电性熔丝的方法。藉由维持编程电流低于一临界电流，可有利达成稳定编程。依据另一实施例，可编程电阻元素也可使用至少一MOS组件作为编程选择器，或藉由导通MOS的源极/漏极二极管或是MOS通道而读取。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种可编程记忆体元件，特别涉及一种用于记忆体阵列的可编程电阻元件。
技术介绍
可编程电阻元件通常是指元件的电阻状态可在编程后改变。电阻状态可以由电阻值来决定。例如，电阻性元件可以是单次可编程(One-Time Programmable,OTP)元素(如电性熔丝)，而编程方法可以施用高电压，来产生高电流通过OTP元素。当高电流藉由将编程选择器导通而流过OTP元素，OTP元素将被烧成高或低电阻状态(取决于是熔丝或反熔丝)而加以编程。电性熔丝是一种常见的OTP，而这种可编程电阻元件，可由一段内连接，例如多晶硅、硅化多晶硅、硅化物、金属、金属合金或它们的组合。金属可以是铝、铜或其他过渡金属。其中最常用的电性熔丝是由硅化多晶硅制成的CMOS栅极，用来作为内连接(interconnect)。电性熔丝也可以是一个或多个接点(contact)或层间接点(via)，而不是小片段的内连接。高电流可把接点或层间接点烧成高电阻状态。电性熔丝可以是反熔丝，其中高电压使电阻降低，而不是提高电阻。反熔丝可由一个或多个接点或层间接点组成，并含有绝缘体于其间。反熔丝也可由CMOS栅极耦合于CMOS本体，其含有栅极氧化层当做为绝缘体。可编程电阻元件可以是可逆的电阻元件，可以重复编程且可逆编程成数字逻辑值“0”或“1”。可编程电阻元件可从相变材料来制造，如锗(Ge)、锑(Sb)、碲(Te)的组成Ge2Sb2Te5(GST-225)或包括成分铟(In)，锡(Sn)或硒(Se)的GeSbTe类材料。另一种相变材料包含硫族化物材料，如AglnSbTe。经由高电压短脉冲或低电压长脉冲，相变材料可被编程成非晶体态高电阻状态或结晶态低电阻状态。另一种可逆电阻元件为一种称为电阻式随机存取记忆体(RRAM)的记忆体，其起初为绝缘介电质，后可经由细丝化、缺陷或是金属迁移而导通。介电质可为过渡金属氧化物，如NiO或TiO2；或为钙钛矿材料，如Sr(Zr)TiO3或PCMO；或为电荷转移配合物，如CuTCNQ；或为有机施体－受体系统，如Al AIDCN。RRAM存储单元由在电极之间的金属氧化物，如铂/氧化镍/铂(Pt/NiO/Pt)，氮化钛/氧化钛/氧化铪/氮化钛(TiN/TiOx/HfO2/TiN)，氮化钛/氧化锌/铂(TiN/ZnO/Pt)，或是钨/氮化钛/二氧化硅/硅(W/TiN/SiO2/Si)制成。该电阻状态可逆性的改变是经由电压或电流脉冲的极性、强度、及持续时间，以产生或消灭导电细丝。另一种类似电阻式随机存取记忆体(RRAM)的可编程电阻元件，就是导电桥随机存取记忆体(CBRAM)。此记忆体是基于电化学沉积和移除在金属或金属合金电极之间的固态电解质薄膜里的金属离子。电极可以是一个可氧化阳极和惰性阴极，而且电解质可以是掺银或铜的硫系玻璃如硒化锗(GeSe)或硒化硫(GeS)等。该电阻状态可逆性的改变是经由电压或电流脉冲的极性、强度、及持续时间，以产生或消灭导电桥。此外可编程电阻元件也可为磁记忆体(MRAM)，由多层磁性层制作的磁性隧道接面(MTJ)构成。在自旋转移矩(Spin Transfer Torque,STT)MRAM，施加到MTJ的电流方向决定平行或是反平行状态，进而决定低或高电阻状态。一种传统的可编程电阻记忆存储单元如图1所示。存储单元10包含电阻元件11和N型金氧半导体晶体管(NMOS)编程选择器12。电阻元件11一端耦合到NMOS的漏极(drain)，另一端耦合到正电压V+。NMOS 12的栅极耦合到选择信号SEL，源极耦合到负电压V-。当高电压加在V+而低电压加在V-时，经由提高编程选择信号SEL来打开NMOS 12，电阻元件10则可被编程。图2显示另一种可编程电阻记忆存储单元20’，其具有一耦接至二极管22’的一可编程电阻元素21’。此二极管22’的阴极可以切换至低电位以导通二极管22’，进而进行编程。图3和4所示为一些从内连接(Interconnect)制作成的电性熔丝元素80和84的实施例。电阻元素有三个部分：阳极，阴极，和本体。阳极和阴极提供电阻元件的连接到其他部分的电路，使电流可以从阳极流动通过本体到阴极。本体的宽度决定了电流密度，进而决定编程电流的电迁移临界值。图3显示了一种传统的电性熔丝元素80，包含阳极81，阴极82，和本体83。这实施例有一大型而对称的阳极和阴极。图4显示了另一种传统的电性熔丝元件84，包含阳极85，阴极86，和本体87。图3和4里的熔丝元件81和85是相对比较大的结构，这使得它们不适合一些应用。
技术实现思路
本专利技术的可编程电阻元件单元将使用接面二极管作为编程选择器的范例说明实施例。此可编程电阻元件单元可使用CMOS逻辑工艺以降低单元尺寸及成本。依据一实施例，一可编程电阻元件及记忆体可用P+/N阱二极管作为编程选择器，其中二极管的P及N端为在N阱的P+及N+主动区。此P+及N+主动区也可以作为PMOS或是NMOS的源极或是漏极。同样的N阱较佳者可为在标准CMOS逻辑工艺中崁入PMOS的阱。藉由在标准CMOS工艺中使用P+/N阱二极管，可降低单元尺寸，且不需任何特别工艺或光掩膜。接面二极管可在主体CMOS的N阱或是P阱制作，或是由在SOI CMOS、主体(bulk)FinFET或是SOI FinFET(或类似技术)中的隔离主动区制作。因此成本可大幅降低，以有利于多种用途(如嵌入式应用)。依据一实施例，接面二极管可由标准CMOS逻辑工艺建立且作为单次可编程元件的编程选择器。此单次可编程元件可为电性熔丝(包括、内连结、局部内连结、接点/层间接点反熔丝、或栅极氧化物崩溃反熔丝等)。可编程电阻元素可具有散热件以散热或是加热件以加热，进而辅助可编程电阻元素的编程。若可编程电阻元素为电性熔丝，此电性熔丝可具有扩展区以辅助可编程电阻元素的编程。若可编程电阻元素为金属熔丝，在编程路径可制作至少一接点及/或多个层间接点(可使用一或多个跨接)，以产生更多焦耳热并辅助编程。此跨接为导电性并可由金属、金属栅极、局部内连接、多晶硅金属制成。OTP元件可具有在记忆体阵列中耦接到至少一二极管的至少一OTP元素。二极管可由在CMOS的N阱中的P+及N+主动区制作，或是具有作为P及N端的隔离主动区。OTP元素可为多晶硅、金属硅化多晶硅、金属硅化物、多晶硅金属、金属、金属合金、局部内连接、热隔离主动区、CMOS栅极、CMOS金属栅极或上述组合。本专利技术可以不同实施方式实现，包含方法、系统、元件或是装置(包含使用者图形界面及电脑可读取媒介)。本专利技术的数个实施例叙述如下。对于可编程电阻元件(programmable resistive device,PRD)记忆体的一实施例，其包含至少多个PRD单元，至少一PRD单元包含至少一PRD元素耦接至一第一电压源线，及一编程选择器耦接至此PRD元素及一第二电压源线。此PRD元素的至少一部分包含至少一散热件、加热件或是扩展区以辅助编程。散热件为建立在PRD元素内部或邻近PRD元素以提升散热效果。加热件可为在电流路径的任何高电阻值材料以使PRD元素的温度可升高。加热件可包含作为跨接的多个内连接及/或多个接点或层间接点。扩展区为在PRD本文档来自技高网...

【技术保护点】
一种单次可编程(OTP)记忆体，其特征在于，包含：多个单次可编程单元，至少一单次可编程单元包含至少:一单次可编程元素包含至少一电性熔丝，该电性熔丝耦接至一第一电压源线；以及一编程选择器耦接至该单次可编程元素及一第二电压源线，其中该电性熔丝至少有一部分具有至少一扩展区，该扩展区有减量电流或是没有电流流过；及其中该单次可编程元素系可藉由施加电压至该第一及第二电压源线及导通该编程选择器而编程，藉此将该单次可编程元素改变至不同逻辑状态。

【技术特征摘要】
【国外来华专利技术】2013.09.21 US 61/880,916;2014.04.18 US 61/981,212;1.一种单次可编程(OTP)记忆体，其特征在于，包含：多个单次可编程单元，至少一单次可编程单元包含至少:一单次可编程元素包含至少一电性熔丝，该电性熔丝耦接至一第一电压源线；以及一编程选择器耦接至该单次可编程元素及一第二电压源线，其中该电性熔丝至少有一部分具有至少一扩展区，该扩展区有减量电流或是没有电流流过；及其中该单次可编程元素系可藉由施加电压至该第一及第二电压源线及导通该编程选择器而编程，藉此将该单次可编程元素改变至不同逻辑状态。2.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝由多晶硅、金属硅化物、金属硅化多晶硅、CMOS金属栅极、金属内连接、多晶硅金属、局部内连接、金属合金、或热隔离主动区中至少一个制成。3.如权利要求1所述的单次可编程记忆体，其特征在于，该扩展区的宽度大约与最小宽度相当，且/或长宽比于电流路径大于0.6倍。4.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝的至少一部分或扩展区具有至少一个约45度或是90度折弯。5.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝具有两端，且该电性熔丝在两端的两个最接近接点间的长宽比为2到8。6.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝在至少一端仅有一接点。7.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝在至少一端具有不超过两个接点。8.如权利要求1所述的单次可编程记忆体，其特征在于，该单次可编程单元为一单次可编程记忆体阵列的一部分，其中该电性熔丝或该编程选择器具有至少一接点，该接点大于该单次可编程记忆体阵列外的至少一接点。9.如权利要求1所述的单次可编程记忆体，其特征在于，该单次可编程单为一单次可编程记忆体阵列的一部分，其中该电性熔丝或该编程选择器具有至少一接点外围，该接点外围小于该单次可编程记忆体阵列外的至少一接点外围。10.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝至少一端的至少一接点宽度与熔丝宽度值相同或是大于熔丝宽度值。11.如权利要求1所述的单次可编程记忆体，其特征在于，该电性熔丝具有至少一主动区邻近于该熔丝，且/或至少有一基体接点建立于该主动区上。12.如权利要求1所述的单次可编程记忆体，其特征在于，该编程选择器包含至少一二极管或是一MOS，可经由通道或是源极/漏极接面导通。13.如权利要求1所述的单次可编程记忆体，其特征在于，该编程选择器建立于一热隔离基体或是一三维翅状结构中。14.如权利要求1所述的单次可编程记忆体，其特征在于，该编程选择器具有至少一二极管，该二极管具有至少一第一主动区及与该第一主动区隔离的一第二主动区，该第一主动区具有第一类型掺杂，该第二主动区具有第二类型掺杂，该第一主动区提供该二极管第一端，该第二主动区提供该二极管第二端，该第一及第二主动区皆位于一共同CMOS阱中或是在一隔离基体上，至少一该主动区由CMOS元件的源极或是漏极建造。15.如权利要求14所述的单次可编程记忆体，其特征在于，该单次可编程记忆体包含至少一浅沟槽隔离，该浅沟槽隔离是隔离该二极管的该第一及第二端，及/或隔离邻接的单次可编程单元。16.如权利要求14所述的单次可编程记忆体，其特征在于，该单次可编程记忆体包含至少一假CMOS栅极，该假CMOS栅极隔离该二极管的该第一及第二端，及/或隔离邻接的单次可编程单元。17.如权利要求1所述的单次可编程记忆体，其特征在于，该编程选择器的一部分栅极氧化层厚度大于核心元件的栅极氧化层厚度。18.一种电子系统，其特征在于，包含：至少一处理器；以及一单次可编程(OTP)记忆体操作性连接到该处理器，该单次可编程记忆体包含：多个单次可编程单元，至少一单次可编程单元包含:一单次可编程元素包含至少一电性熔丝，该电性熔丝操作性耦接至一第一电压源线；及一编程选择器耦接至该单次可编程元素及一第二电压源线，其中该电性熔丝至少有一部分具有至少一扩展区，该扩展区有减量电流或是没有电流流过；及其中该单次可编程元素可藉由施加电压至该第一及第二电压源线及导通该编程选择器而编程，藉此将该单次可编程元素改变至不同逻辑状态。19.如权利要求18所述的电子系统，其特征在于，该编程选择器包含至少一二极管或一MOS，可经由通道或是源极/漏极接面导通。20.如权利要求18所述的电子系统，其特征在于，该电性熔丝由多晶硅、金属硅化物、金属硅化多晶硅、CMOS金属栅极、金属内连接、多晶硅金属、局部内连接、金属合金、或热隔离主动区中至少一个制成。21.一种操作单次可编程(OTP)记忆体方法，其特征在于，包含：提供多个单次可编程单元，至少一单次可编程单元包含(i)一单次可编程元素包含至少一电性熔丝，该电性熔丝耦接至一第一电压源线；(ii)一编程选择器耦接至该单次可编程元素及一第二电压源线，其中该电性熔丝至少有一部分具有至少一扩展区，该扩展区有减量电流或是没有电流流过；以及藉由施加电压至该第一及第二电压源线及导通该编程选择器而单次编程该单次可编程单元的至少一个单元至不同逻辑状态。22.如权利要求21所述的操作单次可编程记忆体方法，其特征在于，该编程选择器包含至少一二极管或一MOS，可经由通道或是源极/漏极接面导通。23.如权利要求21所述的操作单次可编程记忆体方法，其特征在于，该电性熔丝由多晶硅、金属硅化物、金属硅化多晶硅、CMOS金属栅极、金属内连接、多晶硅金属、局部内连接、金属合金、或热隔离主动区中至少一个制成。24.一种编程单次可编程(OTP)记忆体方法，其特征在于，包含：提供多个单次可编程单元，至少一单次可编程单元包含(i)一单次可编程元素包含至少一电性熔丝，该电性熔丝耦接至一第一电压源线；(ii)一编程选择器耦接至该单次可编程元素及一第二电压源线；以及藉由施加多个电压或是电流脉冲至该第一及第二电压源线及导通该编程选择器而逐渐改变熔丝电阻，进而单次编程该些单次可编程单元的至少一个单元至不同逻辑状态。25.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，单次编程该些单次可编程单元的至少一个单元的步骤包含：(a)获得一破坏性编程电流，此破坏性编程电使该至少一单次可编程单元有急剧电阻变化；以及(b)限制该编程电流低于该破坏性编程电流之下。26.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，单次编程该些单次可编程单元的至少一个单元的步骤包含：(a)使用一低编程电压起始编程单次可编程记忆体的一部分，逐渐增加编程电压直至所有单次可编程单元可被编程且确认正确，藉此决定一编程电压下限；以及(b)持续增加编程电压以编程单次可编程单元的相同部分直到一过度电压被确认为止，于此过度电压施加下，至少一单次可编程单元，不管是否已经编程，已被确认失败，此过度电压即为一编程电压上限。27.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，单次编程该些单次可编程单元的至少一个单元的步骤是以单次或多次脉冲方式施加在编程电压上限及下限之间电压进行。28.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，该选择器为一二极管，该二极管具有一假栅极以隔离二极管第一端及第二端，或该选择器为一MOS，该MOS可藉由通道或是源极/漏极接面导通。29.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，该编程选择器具有至少一二极管，该二极管具有至少一第一主动区及与该第一主动区隔离的一第二主动区，该第一主动区具有第一类型掺杂，该第二主动区具有第二类型掺杂，该第一主动区提供该二极管第一端，该第二主动区提供该二极管第二端，该第一及第二主动区皆位于一共同CMOS阱中或是在一隔离基体上，至少一该主动区由CMOS元件的源极或是漏极建造。30.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，该单次可编程记忆体包含至少一浅沟槽隔离，该浅沟槽隔离隔离该二极管的该第一及第二端，及/或隔离邻接的单次可编程单元。31.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，编程选择器建立于一热隔离基体或是一三维翅状结构中。32.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，该电性熔丝包含一散热件、一加热件或一扩展区的一部分。33.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，该电性熔丝由多晶硅、金属硅化物、金属硅化多晶硅、CMOS金属栅极、金属内连接、多晶硅金属、局部内连接、金属合金、或热隔离主动区中至少一个制成。34.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，单次编程该至少一单次可编程单元的步骤包含：获得一临界编程电流，该临界编程电流可使该至少一单次可编程单元产生一负电阻变化；以及限制编程电流低于该临界编程电流。35.如权利要求24所述的编程单次可编程记忆体方法，其特征在于，单次编程该些单次可编程单元的至少一个单元的步骤包含：使用一低编程电压起始编程单次可编程记忆体的一部分，逐渐增加编程电压直至所有单次可编程单元可被编程且确认正确，藉此决定一编程电压下限；以及持续增加编程电压以编程单次可编程单元的相同部分直到一过度电压被确认为止，于此过度电压施加下，至少一单次可编程单元，不管是否已经编程，已被确认读取失败，此过度电压即为一编程电压上限。36.如权利要求35所述的编程单次可编程记忆体方法，其特征在于，单次编程该些单次可编程单元的至少一个单元的步骤包含：改变电压或是电流脉冲的持续时间；获得编程电压下限及上限，此获得步骤包含：(i)使用一低编程电压起始编程单次可编程记忆体的一部分，逐渐增加编程电压直至所有单次可编程单元可被编程且确认正确，藉此决定该编程电压下限；及(ii)持续增加编程电压以编程单次可编程单元的...

【专利技术属性】
技术研发人员：庄建祥，
申请(专利权)人：庄建祥，
类型：发明
国别省市：美国;US