【技术实现步骤摘要】
本专利技术涉及一种产生布局图案的方法,尤指一种利用锚点带状图案来形成轴心图案的产生布局图案的方法。
技术介绍
随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小,现有的平面式(planar)场效晶体管元件的发展已面临到制作工艺上的极限。因此,为了克服制作工艺限制,以非平面(non-planar)的场效晶体管元件例如鳍状场效晶体管(fin field effect transistor,FinFET)元件来取代平面晶体管元件已成为目前业界的发展趋势。一般而言,鳍状场效晶体管内的图案化结构,例如鳍状结构(fin structure),可通过侧壁图案转移(sidewall image transfer,SIT)技术制得,其程序大致包括:提供一包括有欲形成的图案化结构的布局图案至电脑系统,经过适当的运算以产生相对应的轴心(mandrel)图案并将此轴心图案定义于光掩模中,再利用此光掩模进行光刻制作工艺以及对应的蚀刻制作工艺,进而获得以SIT技术形成的图案化结构。然而,由于一般在芯片上的各群组(cluster)区的鳍状结构并不一定会彼此对齐(一般称之为可能不会全部都on global grid),故必须对各群组区的鳍状结构的布局图案分别进行运算才能得到所需的轴心图案而造成运算所需时间增加。因此,尚需要一种改良式的产生布局图案的方法,以加快对于更复杂的图案化结构的处理速度。
技术实现思路
本专利技术提供一种产生布局图案的方法,利用锚点带状图案来形成轴心图案,由此达到简化运算方式以及加快处理速度的目的。根据本专利技术的一实施例, ...
【技术保护点】
一种产生布局图案的方法,包括:提供一起始布局图案至电脑系统,其中该起始布局图案包括多条第一条状图案于一第一群组区中,各该第一条状图案沿一第一方向延伸,且该多条第一条状图案于一第二方向上具有相同的节距(pitch);产生多条锚点带状图案,其中各该锚点带状图案沿该第一方向延伸,且该多条锚点带状图案于该第二方向上具有相同的节距,其中至少一条该锚点带状图案于该第二方向上的两边缘分别与两条相邻的该多条第一条状图案的边缘对齐,且至少一条该锚点带状图案与两条相邻的该多条第一条状图案之间的一第一间隔重叠;在与该锚点带状图案重叠的该第一间隔处产生一第一轴心图案;以及将该第一轴心图案输出至一光掩模。
【技术特征摘要】
1.一种产生布局图案的方法,包括:提供一起始布局图案至电脑系统,其中该起始布局图案包括多条第一条状图案于一第一群组区中,各该第一条状图案沿一第一方向延伸,且该多条第一条状图案于一第二方向上具有相同的节距(pitch);产生多条锚点带状图案,其中各该锚点带状图案沿该第一方向延伸,且该多条锚点带状图案于该第二方向上具有相同的节距,其中至少一条该锚点带状图案于该第二方向上的两边缘分别与两条相邻的该多条第一条状图案的边缘对齐,且至少一条该锚点带状图案与两条相邻的该多条第一条状图案之间的一第一间隔重叠;在与该锚点带状图案重叠的该第一间隔处产生一第一轴心图案;以及将该第一轴心图案输出至一光掩模。2.如权利要求1所述的产生布局图案的方法,其中各该锚点带状图案的宽度等于一个两条相邻的该多条第一条状图案之间的一间距与两倍的各该第一条状图案的宽度的总和。3.如权利要求1所述的产生布局图案的方法,其中两条相邻的该多条锚点带状图案之间的一间距等于两条相邻的该多条第一条状图案之间的一间距。4.如权利要求1所述的产生布局图案的方法,其中两条相邻的该多条锚点带状图案之间的一间距等于两条相邻的该多条第一条状图案之间的一间距的三倍以及各该第一条状图案的一宽度的两倍的总和。5.如权利要求1所述的产生布局图案的方法,其中该第一轴心图案于该第二方向上的宽度等于两条相邻的该多条第一条状图案之间的间距。6.如权利要求1所述的产生布局图案的方法,其中该第一轴心图案于该第二方向上的宽度等于一个该多条第一条状图案的该节距与一个各该第一条状图案的宽度的总和。7.如权利要求1所述的产生布局图案的方法,其中该起始布局图案还包括至少一第一块状图案于该第一群组区中,且该第一块状图案于该第二方向上的两边缘分别与两条该多条第一条状图案的边缘对齐。8.如权利要求7所述的产生布局图案的方法,其中该起始布局图案包括
\t多个该多条第一块状图案于该第...
【专利技术属性】
技术研发人员:王函隽,张登耀,林金隆,汤志贤,范耀仁,
申请(专利权)人:联华电子股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。