一种抗辐射容错SRAM存储阵列及其制备方法技术

本发明专利技术属于集成电路领域，提出一种在写数据、读数据和暂停不用(既不读也不写)时都能抵抗辐射的容错SRAM阵列电路设计方法。本发明专利技术在SRAM存储阵列中每一列用于数据读写的SRAM单元末尾增加一个用于数据备份的SRAM单元。每个用于数据读写和备份的SRAM单元都能抵抗辐射。当辐射发生在写入SRAM单元数据时，用于数据备份的SRAM单元能保护与正在写入数据的SRAM单元在同一行的其它没有写入数据的SRAM单元不受辐射影响。SRAM单元的抗辐射设计也能在SRAM存储阵列读数据和暂停不用(既不读也不写)时保护所有SRAM单元不受辐射影响。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种抗辐射容错SRAM存储阵列及其制备方法。
技术介绍
据研究显示，随着工艺尺寸的减少，芯片里的集成电路在高层太空或近地球空间越来越容易受到重粒子或质子辐射影响而产生错误。辐射如果发生在SRAM(静态随机存储器)等存储单元的存储节点，可能直接导致存储单元存储错误数值，产生单粒子翻转事件。辐射如果发生在组合电路节点，可能引起单粒子瞬态脉冲，改变电路节点的逻辑状态，该单粒子瞬态脉冲引起的错误值传导存储器会也可能被捕捉存储，产生单粒子翻转事件。所以单粒子翻转事件会改变SRAM等存储器存储的逻辑状态，可能造成整体电路功能错误，因此，有关抵抗辐射的存储器电路设计方法已引起本领域技术人员的关注。现有技术中抗辐射SRAM存储器电路的设计方法主要包含多模冗余、纠错码、抗辐射加固技术等，其中，多模冗余方法以三模冗余技术为代表，使用冗余电路模块和多数表决电路屏蔽错误电路模块的输出；纠错码方法以汉明码为代表，通过计算编码的校验值，定位错误比特的位置，然后通过对错误比特取反来纠错，但研究显示采用三模冗余和纠错码设计SRAM存储阵列会带来较大的面积开销；抗辐射加固技术以SRAM-tct为代表，在基本SRAM存储单元结构的基础上增加额外晶体管和电容，增强敏感节点的抗辐射能力，但当辐射发生在写入SRAM单元数据时，传统的SRAM-tct等抗辐射加固技术不能保护SRAM阵列中与正在写入数据的SRAM单元在同一行的其它不写入数据的SRAM单元不受辐射影响，这是因为传统SRAM阵列为了减少面积开销让同一行的SRAM单元共享访问和读写控制信号，而一个抗辐射SRAM单元被允许访问和写入数据时，其抗辐射电路结构会暂时失去作用，以便能快速写入数据，所以当写入数据到一个SRAM单元时，共享访问和读写控制信号的同一行其它没有在写入数据的SRAM单元抗辐射特性会暂时消失，因而很容易受辐射影响。基于现有技术的现状，本申请的专利技术人拟提供一种抗辐射容错SRAM存储阵列及
其制备方法。与本专利技术相关的参考文献有：[1]Baumann R.Soft Errors in Advanced Computer Systems[J],IEEE Transactions on Device and Materials Reliability,2005,22(3),pp.258-266[2]Oliveira R.,Jagirdar A.,Chakraborty T.J.：A TMR Scheme for SEU Mitigation in Scan Flip-Flops[C]，in International Symposium on QualityElectronic Design,2007,pp.905–910[3]Tausch H.J.Simplified Birthday Statistics and Hamming EDAC[J],IEEE Transactions on Nuclear Science,2009,56(2),pp.474–478[4]Y.Shiyanovskii,F.Wolff,C.Papachristou,\SRAM Cell Design Protected from SEU Upsets\,14th International On-Line Testing Symposium,7-9Jul.2008,pp.169–170。
技术实现思路
本专利技术的目的是为克服现有技术的缺陷，针对SRAM存储阵列，提出一种在写数据、读数据和暂停不用(既不读也不写)时都能抵抗辐射容错SRAM存储阵列及其制备方法。具体而言，本专利技术在SRAM存储阵列中每一列用于数据读写的SRAM单元末尾增加一个用于数据备份的SRAM单元；每个用于数据读写和数据备份的SRAM单元都能抵抗辐射；当辐射发生在写入SRAM单元数据时，用于数据备份的SRAM单元能保护与正在写入数据的SRAM单元在同一行的其它不写入数据的SRAM单元不受辐射影响。SRAM单元的抗辐射设计当然也能在SRAM存储阵列读数据和暂停不用(既不读也不写)时保护所有SRAM单元不受辐射影响。更具体的，本专利技术的一种抗辐射容错SRAM存储阵列，其特征在于，为在写数据、读数据和暂停不用时都能抵抗辐射的容错SRAM阵列电路，通过下述方法和步骤设制：步骤1：按照图1，图2和图3所示电路结构，采用集成电路设计方法设计抗辐射SRAM存储阵列；步骤2：对用于数据存储和数据备份的SRAM单元的访问控制信号、读写控制信号进行操作，使SRAM存储阵列在写入数据、读出数据和暂停不用(既不读也不写)状态下都能抵抗辐射。本专利技术步骤1)中，按图1所示电路结构，设计抗辐射SRAM存储阵列；该SRAM阵列包含n行m列用于数据存储的SRAM单元(Cn1-Cnm，…，C11-C1m)和排在每列末尾的m个用于数据备份的SRAM单元(S1-Sm)；用于数据存储的SRAM单元电路结构如图2所示；用于数据备份的SRAM单元电路结构如图3所示；本专利技术步骤2)中包括：SRAM存储阵列如果在写入数据模式下，依次进行步骤2.1、2.2；步骤2.1：是准备写入数据阶段；设置图1中地址A1A2…Ak的数值，选择要写入数据的SRAM单元，控制信号EN设置为1，WR和分别设置为0和1；与要写入数据的SRAM单元在同一列的用于数据备份的SRAM单元的访问控制信号CS设置为0，读写控制信号FS和分别设置为0和1，但与要写入数据的SRAM单元不在同一列的其它用于数据备份的SRAM单元的访问控制信号CS设置为1，读写控制信号FS和分别设置为1和0，然后进入步骤2.2；步骤2.2：是写入数据阶段；控制信号EN设置为1，WR和分别设置为1和0，与要写入数据的SRAM单元在同一列的用于数据备份的SRAM单元的访问控制信号CS继续保持为0，读写控制信号FS和分别继续保持为0和1，但与写入数据的SRAM单元不在同一列的其它用于数据备份的SRAM单元的访问控制信号CS设置为1，读写控制信号FS和分别设置为0和1；SRAM存储阵列如果在读出数据模式下，进行步骤2.3；步骤2.3：设置图1中地址A1A2…Ak的数值，选择要读出数据的SRAM单元；控制信号EN设置为1，WR和分别设置为0和1，CS1-CSm设置为0，FS1-FSm设置为0,设置1；SRAM存储阵列如果在暂停不用模式下，进行步骤2.4；步骤2.4：控制信号EN设置为0，WR和分别设置为0和1，CS1-CSm设置为0，FS1-FSm设置为0,设置1；本专利技术中，对多比特比特SRAM单元同时进行写入和读取操作，其中，首先采用多个如图1所示的SRAM存储阵列结构，这些SRAM存储阵列结构的控制信号EN相互连接在一起，控制信号WR相互连接在一起，控制信号相互连接在一起，控制信号CS1相互连接在一起，控制信号CS2相互连接在一起，…,控制信号CSm相互连接在一起，控制信号FS1相互连接在一起，控制信号FS2相互连接在一起，…,控制信
号FSm相互连接在一起，控制信号相互连接在一起，控制信号相互连接在一起，…,控制信号相互连接在一起；然后按照所述步骤2.1-2.3，实现对多比特SRAM单元同本文档来自技高网...

【技术保护点】
一种抗辐射容错SRAM存储阵列，其特征在于，为在写数据、读数据和暂停不用时都能抵抗辐射的容错SRAM阵列电路，通过下述方法和步骤设制：步骤1：按照图1，图2和图3所示电路结构，采用集成电路设计方法设计抗辐射SRAM存储阵列；步骤2：对用于数据存储和数据备份的SRAM单元的访问控制信号、读写控制信号进行操作，使SRAM存储阵列在写入数据、读出数据和暂停不用状态下都能抵抗辐射。

【技术特征摘要】
1.一种抗辐射容错SRAM存储阵列，其特征在于，为在写数据、读数据和暂停不用时都能抵抗辐射的容错SRAM阵列电路，通过下述方法和步骤设制：步骤1：按照图1，图2和图3所示电路结构，采用集成电路设计方法设计抗辐射SRAM存储阵列；步骤2：对用于数据存储和数据备份的SRAM单元的访问控制信号、读写控制信号进行操作，使SRAM存储阵列在写入数据、读出数据和暂停不用状态下都能抵抗辐射。2.按权利要求1所述的抗辐射容错SRAM存储阵列，其特征在于，其中所述的步骤1)中，抗辐射SRAM存储阵列包含n行m列用于数据存储的SRAM单元(Cn1-Cnm，…，C11-C1m)和排在每列末尾的m个用于数据备份的SRAM单元(S1-Sm)；用于数据存储的SRAM单元电路结构如图2所示；用于数据备份的SRAM单元电路结构如图3所示。3.按权利要求1所述的抗辐射容错SRAM存储阵列，其特征在于，其中所述的步骤2)包括：SRAM存储阵列如果在写入数据模式下，依次进行步骤2.1、2.2；步骤2.1：是准备写入数据阶段；设置图1中地址A1A2…Ak的数值，选择要写入数据的SRAM单元；控制信号EN设置为1，WR和分别设置为0和1；与要写入数据的SRAM单元在同一列的用于数据备份的SRAM单元的访问控制信号CS设置为0，读写控制信号FS和分别设置为0和1，但与要写入数据的SRAM单元不在同一列的其它用于数据备份的SRAM单元的访问控制信号CS设置为1，读写控制信号FS和分别设置为1和0；然后进入步骤2.2；步骤2.2：是写入数据阶段；控制信号EN设置为1，WR和分别...

【专利技术属性】
技术研发人员：佘晓轩，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31