一种ASIC设计时钟网络重构系统及方法技术方案

本发明专利技术公开了一种ASIC设计时钟网络重构系统及方法，包括时钟结点分析及锚定单元，用于依据重构配置文件对ASIC前端网表中的时钟网络结构进行分析，得到分析结果并对时钟网络结构中的待改造网络结点进行锚定；测试时钟插入单元，用于分别对待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构；时钟连接重布单元，用于依据分析结果对改造后的ASIC设计时钟网络结构中特定的时钟连接进行调整，得到重构时钟网络结构；重构时钟网络输出单元，用于输出重构时钟网络结构的报告文件以及重构后的ASIC设计网表。该系统为ASIC设计后端流程时时钟网络的改造提供了一个统一规划和调整的平台，大大降低了由此带来的设计返工，提高了整体研发的效率。

【技术实现步骤摘要】

本专利技术涉及时钟网络重构
，特别是涉及一种ASIC设计时钟网络重构系统及方法。
技术介绍
在ASIC设计后端流程中，有诸多阶段需要对前端网表的时钟网络进行分析和改造。例如，常见的在ASIC设计后端流程的可测性设计和布局布线阶段需要对前端网表中的时钟网络进行适当的调整，其中可测性设计阶段需要根据测试类别区分低速测试和高速测试；在自动布局布线阶段需要对不同的时钟域分别建立时钟树，有时甚至要区分标准单元时钟网络与存储体及IP核的时钟网络。然而时钟网络是整个ASIC设计的筋脉，分阶段、片断式的改动会对ASIC后端设计流程造成多方面的困难，大大增加了由此带来的设计返工，降低了整体研发的效率，甚至会影响到系统的性能。因此，如何提供的一种能够减少设计返工、提高整体研发效率的ASIC设计时钟网络重构系统及方法是本领域技术人员目前需要解决的问题。
技术实现思路
本专利技术的目的是提供一种ASIC设计时钟网络重构系统，为ASIC设计后端流程时时钟网络的改造提供了一个统一规划和调整的平台，大大降低了由此带来的设计返工，提高了整体研发的效率；本专利技术的另一目的是提供一种ASIC设计时钟网络重构方法。为解决上述技术问题，本专利技术提供了一种ASIC设计时钟网络重构系统，包括：时钟结点分析及锚定单元，用于接收ASIC前端网表和重构配置文件，依据所述重构配置文件对所述ASIC前端网表中的时钟网络结构进行分析，得到分析结果并依据所述分析结果对所述时钟网络结构中的待改造网络结点进行锚定；测试时钟插入单元，用于分别对所述待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构；时钟连接重布单元，用于在不改变所述改造后的ASIC设计时钟网络结构的逻辑关系的基础上，依据所述分析结果对改造后的ASIC设计时钟网络结构中的特定的时钟连接进行调整以满足ASIC后端设计的需要，得到重构时钟网络结构；重构时钟网络输出单元，用于输出重构时钟网络结构的报告文件以及包括所述重构时钟网络结构的ASIC设计网表。优选地，所述测试时钟插入单元具体用于：分别对所述待改造网络结点进行改造，将所述待改造网络结点所在时钟网络结构改造成能够在不同测试模式下使用的时钟网络结构，最终得到改造后的ASIC设计时钟网络结构。优选地，所述报告文件包括文本类型的时钟网络信息报表文件。优选地，所述报告文件包括框图类型的时钟网络结构框图报告文件。为解决上述技术问题，本专利技术还提供了一种ASIC设计时钟网络重构方法，包括：接收ASIC前端网表和重构配置文件，依据所述重构配置文件对所述ASIC前端网表中的时钟网络结构进行分析，得到分析结果并依据所述分析结果对所述时钟网络结构中的待改造网络结点进行锚定；分别对所述待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构；在不改变所述改造后的ASIC设计时钟网络结构的逻辑关系的基础上，依据所述分析结果对改造后的ASIC设计时钟网络结构中的特定的时钟连接进行调整以满足ASIC后端设计的需要，得到重构时钟网络结构；输出重构时钟网络结构的报告文件以及包括所述重构时钟网络结构的ASIC设计网表。优选地，所述分别对所述待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构的过程具体为：分别对所述待改造网络结点进行改造，将所述待改造网络结点所在时钟网络结构改造成能够在不同测试模式下使用的时钟网络结构，最终得到改造后的ASIC设计时钟网络结构。优选地，所述报告文件包括文本类型的时钟网络信息报表文件。优选地，所述报告文件包括框图类型的时钟网络结构框图报告文件。本专利技术提供了一种ASIC设计时钟网络重构系统及方法，该系统依据重构配置文件从整体上对ASIC前端网表中的时钟网络结构进行分析，得到分析结果，再依据分析结果对时钟网络结构中的待改造网络结点进行锚定，再分别对待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构，再在不改变改造后的ASIC设计时钟网络结构的逻辑关系的基础上，依据分析结果对改造后的ASIC设计时钟网络结构中的特定的时钟连接进行调整以满足ASIC后端设计的需要，得到重构时钟网络结构，最后输出重构时钟网络结构的报告文件以及包括所述重构时钟网络结构的ASIC设计网表，该系统为ASIC设计后端流程时时钟网络的改造提供了一个统一规划和调整的平台，大大降低了由此带来的设计返工，提高了整体研发的效率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术提供的一种ASIC设计时钟网络重构系统的结构示意图；图2为现有技术提供的一种ASIC设计中的部分原始时钟网络结构示意图；图3为本专利技术提供的对图2改造后的ASIC设计中的时钟网络结构示意图；图4为现有技术提供的另一种ASIC设计中的部分原始时钟网络结构示意图；图5为本专利技术提供的对图4改造后的ASIC设计中的时钟网络结构示意图；图6为本专利技术提供的一种ASIC设计时钟网络重构方法的过程的流程图。具体实施方式本专利技术的核心是提供一种ASIC设计时钟网络重构系统，为ASIC设计后端流程时时钟网络的改造提供了一个统一规划和调整的平台，大大降低了由此带来的设计返工，提高了整体研发的效率；本专利技术的另一核心是提供一种ASIC设计时钟网络重构方法。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参照图1，图1为本专利技术提供的一种ASIC设计时钟网络重构系统的结构示意图，该系统包括：时钟结点分析及锚定单元11，用于接收ASIC前端网表和重构配置文件，依据重构配置文件对ASIC前端网表中的时钟网络结构进行分析，得到分析结果并依据分析结果对时钟网络结构中的待改造网络结点进行锚定；测试时钟插入单元12，用于分别对待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构；作为优选地，测试时钟本文档来自技高网...

【技术保护点】
一种ASIC设计时钟网络重构系统，其特征在于，包括：时钟结点分析及锚定单元，用于接收ASIC前端网表和重构配置文件，依据所述重构配置文件对所述ASIC前端网表中的时钟网络结构进行分析，得到分析结果并依据所述分析结果对所述时钟网络结构中的待改造网络结点进行锚定；测试时钟插入单元，用于分别对所述待改造网络结点进行改造，得到改造后的ASIC设计时钟网络结构；时钟连接重布单元，用于在不改变所述改造后的ASIC设计时钟网络结构的逻辑关系的基础上，依据所述分析结果对改造后的ASIC设计时钟网络结构中的特定的时钟连接进行调整以满足ASIC后端设计的需要，得到重构时钟网络结构；重构时钟网络输出单元，用于输出重构时钟网络结构的报告文件以及包括所述重构时钟网络结构的ASIC设计网表。

【技术特征摘要】
1.一种ASIC设计时钟网络重构系统，其特征在于，包括：
时钟结点分析及锚定单元，用于接收ASIC前端网表和重构配置文件，依
据所述重构配置文件对所述ASIC前端网表中的时钟网络结构进行分析，得到
分析结果并依据所述分析结果对所述时钟网络结构中的待改造网络结点进行
锚定；
测试时钟插入单元，用于分别对所述待改造网络结点进行改造，得到改造
后的ASIC设计时钟网络结构；
时钟连接重布单元，用于在不改变所述改造后的ASIC设计时钟网络结构
的逻辑关系的基础上，依据所述分析结果对改造后的ASIC设计时钟网络结构
中的特定的时钟连接进行调整以满足ASIC后端设计的需要，得到重构时钟网
络结构；
重构时钟网络输出单元，用于输出重构时钟网络结构的报告文件以及包括
所述重构时钟网络结构的ASIC设计网表。
2.如权利要求1所述的ASIC设计时钟网络重构系统，其特征在于，所述
测试时钟插入单元具体用于：
分别对所述待改造网络结点进行改造，将所述待改造网络结点所在时钟网
络结构改造成能够在不同测试模式下使用的时钟网络结构，最终得到改造后的
ASIC设计时钟网络结构。
3.如权利要求1所述的ASIC设计时钟网络重构系统，其特征在于，所述
报告文件包括文本类型的时钟网络信息报表文件。
4.如权利要求1所述的ASIC设计时钟网络重构系统，其特征在于，所述
报告文件包括框图类型的时钟网络结...

【专利技术属性】
技术研发人员：唐涛，王硕，石广，刘海林，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11