混合式存储器架构制造技术

用于提供具有易失性和非易失性存储器的混合式存储器模块来替代处理系统中的DDR通道的方法和装置。

【技术实现步骤摘要】
【专利说明】混合式存储器架构 本申请是PCT国际申请号PCT/US2010/058246、国际申请日2010年11月29日、中国国家申请号201080059364.7、名称为“混合式存储器架构”的申请的分案申请。
本专利技术的实施例涉及电子设备中的存储器系统。更具体地，本专利技术的实施例涉及可在电子设备中使用的混合式存储器架构。罝量图1是具有双数据率(DDR)存储器模块和非易失性存储器的当前处理系统的框图。示例计算机系统100包括耦合于存储器的一个或多个处理器核110。处理器核(多核)110可经由DDR通道120而耦合于多个双列直插式存储器模块(DIMM)130。计算机系统100包括两个DDR通道，但还可包括附加的链路。处理器核(多核)110还可经由链路150而耦合于非易失性存储器160。非易失性存储器可包括:例如，闪存(NAND或N0R)、相变存储器，等。在这些系统中，存储器带宽取决于DDR技术缩放(technology scaling)以及系统中DDR通道的数量。在某些频率之外，DDR通道的缩放变得日益昂贵且复杂。因此，增加存储器带宽、增加DDR通道和/或增加通道频率会急剧增加系统的成本。附图简述本专利技术的各实施例在各附图中是以示例方式而非限定方式示出的，在附图中相同的附图标记指代相同的要素。图1是具有双数据率(DDR)存储器模块和非易失性存储器的当前处理系统的框图。图2是具有混合式存储器模块的处理系统的一个实施例的框图。图3是用于从具有混合式存储器模块的系统中的存储器中检索所请求的数据的技术的一个实施例的流程图。图4是可允许对具有混合式存储器模块架构的系统的修改的用户可升级存储器模块的一个实施例的框图。图5是具有用户可升级的混合式存储器模块的处理系统的一个实施例的框图。详细描述在以下描述中，陈述了多个具体细节。然而，本专利技术的各个实施例在没有这些具体细节的情况下也可实践。在其他实例中，公知的电路、结构和技术未被详细示出以免混淆对本描述的理解。图2是具有混合式存储器模块的处理系统的一个实施例的框图。图2的示例实施例是包括处理器核(多核)210的处理系统200。处理系统200可以是任意类型的处理系统，例如，膝上型计算机系统、台式计算机系统、服务器等。处理系统200包括处理器复合体290，该处理器复合体290进一步包括处理器核(多核)210。处理器核(多核)210可包括任意数量的本领域已知配置的处理器核。在一个实施例中，处理器复合体290包括在单个集成电路封装内的多个组件。在替换实施例中，可使用多个集成电路封装。处理器核(多核)210经由DDR通道220与DIMM 230耦合。在一个实施例中，处理系统200仅包括单个DDR通道。在替换实施例中，可支持多个DDR通道。如以下更详细描述地，至少一个DDR通道可由处理器复合体290中所包含的混合式存储器结构所替代。在一个实施例中，处理器复合体290包括与处理器核(多核)210相耦合的混合式存储器模块。混合式存储器模块由于没有被删除的DDR通道，因而部分地或完全地抵消存储器容量和存储器带宽损失。在一个实施例中，通过使用包含在处理器复合体290内的并与处理器核(多核)210相耦合的与逻辑进程260相兼容的高密度存储器(HDM)(例如，嵌入式DRAM、电阻RAM、晶闸管RAM、铁电RAM)，抵消了带宽损失。在一个实施例中，闪存(例如，NAND存储器)250被包含在混合式存储器模块中，以用作盘高速缓存，从而抵消了由于丢失的DDR通道所引起的DIMM损失。在替换实施例中，混合式存储器模块可包括标准DRAM和NAND闪存。也可支持其它组合。在一些应用中，由一个DDR通道与混合式存储器模块的组合可提供比二DDR通道系统更好的性能。在一个实施例中，HDM 260是eDRAM末级硬件管理的高速缓存存储器，其未命中由DDR存储器来处置。在其它实施例中，HDM是电阻RAM、晶闸管RAM或铁电RAM。相对于缓慢的硬盘存取，闪存250可充当盘高速缓存和缓冲器。在一个实施例中，除了通过DDR通道，处理器复合体290可以其他方式与外部存储器相耦合。例如，处理器复合体290可经由存储器链路270而与相变存储器(PCM) 280相耦合。图3是用于从具有混合式存储器模块的系统中的存储器中检索所请求的数据的技术的一个实施例的流程图。在指令执行的过程中，需要处理器核从一些存储器存储元件中检索数据。处理器核可包括一级或多级高速缓存存储器。在处理器核中使用高速缓存存储器的多级高速缓存是已知的，并且可利用任何适当的高速缓存存储器结构。由处理器核生成存储器请求，310。响应于存储器请求，处理器核可搜索一级或多级高速缓存存储器，320。如果在处理器核中所包含的高速缓存存储器中发现所请求的数据，则存在高速缓存命中情况，330，并且由处理器核来使用所请求的数据，370。如果在处理器核中所包含的高速缓存存储器中未发现数据，则存在高速缓存未命中情况，330，并且在混合式存储器模块中搜索所请求的数据，340。在一个实施例中，混合式存储器模块被包含在处理器复合体中，但未被包含在处理器核中。在另一个实施例中，混合式存储器模块可在处理器核和处理器复合体的外部，或者可能没有处理器复合体，且混合式存储器模块可在处理器核封装的外部。在一个实施例中，混合式存储器模块被用作末级硬件管理的高速缓存，其未命中由例如DDR系统存储器之类的外部存储器来处置。在一个实施例中，末级硬件高速缓存功能由混合式存储器模块中的eDRAM来提供。如果在混合式存储器模块中发现所请求的数据，则存在高速缓存命中情况，350，并且由处理器核来使用所请求的数据，370。在其它实施例中，末级硬件高速缓存功能由电阻RAM、晶闸管RAM或铁电RAM来提供。如果在混合式存储器模块中未发现数据，则存在高速缓存未命中情况，350，并且在外部存储器中搜索所请求的数据，360。在一个实施例中，外部存储器包括至少DDR系统存储器(例如，图2中的DMM 230) ο在一个实施例中，外部存储器还可包括相变存储器(PCM)，例如，图2中的PCM 280。在一个实施例中，混合式存储器模块和/或PCM可用作盘高速缓存，以相对于较慢的盘驱动或其它大容量存储设备而提供缓冲。本文描述的混合式存储器模块架构尤其有益于某些类型的计算任务。例如，在游戏或图形设计工作中，由HDM提供的带宽通常大于由二通道DDR系统存储器提供的带宽，这为图形任务提供改进的性能。图4是可允许对具有混合式存储器模块架构的系统的修改的用户可升级存储器模块的一个实施例当前第1页1 2 本文档来自技高网...

【技术保护点】
一种装置，包括：混合式存储器模块，所述混合式存储器模块包括DRAM和非易失性存储器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K·K·钦纳斯瓦密，R·B·奥斯本，E·W·彼得，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US