可控电压源、移位寄存器及其单元和一种显示器制造技术

本申请公开了一种可控电压源，包括控制模块、存储模块和输出模块。控制模块用于耦合至高电平端和低电平端之间；存储模块包括存储电容；存储电容的两端分别耦合至控制模块形成第一端子和第二端子。输出模块耦合至第二端子，其信号输出端用于向外部电路输出可控电压源的电压信号。控制模块响应第一时钟信号的有效电平将第一端子耦合至高电平端，由高电平端向第一端子充电。控制模块响应第二时钟信号的有效电平将第二端子耦合至高电平端，由高电平端向第二端子充电；将第一端子耦合至低电平端，第一端子通过低电平端放电。第一时钟信号的有效电平与第二时钟信号的有效电平不交叠。基于该电路，本申请还公开了一种移位寄存器及其单元以及显示器。

【技术实现步骤摘要】
可控电压源、移位寄存器及其单元和一种显示器
本申请涉及电子电路领域，尤其涉及到一种可控电压源、移位寄存器及其单元和一种显示器。
技术介绍
窄边框显示技术日益成为主流的平板显示技术。窄边框显示技术的核心是薄膜晶体管(thinfilmtransistor,TFT)集成的行列驱动电路(Gate-driveronArray，简称GOA)，尤其是现在主流的显示器设计中，一般都采用TFT集成化的行扫描驱动电路。这主要为了减少TFT平板上行列驱动芯片的数量，以及相应的连接线数量，从而显著地缩小显示器的边框尺寸，使得整个TFT显示面板更加紧凑、美观，而且是为了减少显示模组的后道封装工艺数量。因此，集成行扫描驱动电路可以降低显示器的制造成本、提高显示模组的良率，从而提高TFT屏幕的分辨率和整体的可靠性。TFT集成化的行扫描驱动电路设计的关键问题在于如何提高其可靠性。由于行扫描驱动电路中，作为低电平维持用途的TFT处于长时间的正极性栅极电压应力偏置，因此这些低电平维持TFT的阈值电压随着工作时间的推移而增加。当低电平维持TFT的阈值电压漂移达到一定的量之后，行扫描驱动电路将发生失效。对于台式机显示器或者电视面板而言，由于使用时间长，TFT集成化的行扫描驱动电路的可靠性问题尤其突出。然而，国际上出现的TFT集成的行驱动电路设计都还只是从TFT器件着手，主要抑制器件的电学特性漂移，以提高GOA电路的可靠性。从电路结构来看，迄今为止所报道的各种GOA电路中，低电平维持TFT几乎均采用了恒定栅偏压模式。然而，从GOA电路的工作原理分析，这样的偏置导致相关TFT在很长时间一直处于无必要的过高的栅偏压状态下，使得TFT的阈值电压漂移过快，电路的寿命难以延长。以图14所示的GOA基本电路结构为例，几乎所有的GOA电路都包含以下3个基本模块：输入、输出和低电平维持模块。其中T100是输入器件；T200是输出器件，输出行线的扫描脉冲信号；T300和T400是低电平维持器件，一般而言T300和T400的栅极输入的高电平电压为恒定值。通常在TFT栅电极和源漏电极之间存在着相当大的交叠电容，如图14中所示的T200的CGD。在低电平维持期间，当T200漏端的时钟信号每次从低电平跳变为高电平时，原本处在低电平的T200栅电位由于CGD的耦合也将随之上升，如果这个上升不能得到有效控制，将使得T200进入亚阈区甚至导通，这将导致相当大的电流给输出端充电，输出端的低电平将不能维持。不过，此时，T300和T400处于导通态，分别抑制T200的栅电位上升和给输出端放电，维持了输出端的低电平。但是，TFT的一个主要问题是其阈值电压在电应力下随时间不断增加，从而导致导通能力不断减弱，这样，当其阈值电压从初始值(如VTH0)增加到某一临界值(如VTHC)后，T300和T400将不再能有效压制T200的栅电位上升和给输出端放电，电路因而失效。由上述GOA电路工作原理可知，需要T300和T400栅过驱动电压(栅源电压与阈值电压之差)略大于差值(VGH–VTHC–VGL)才能确保电路正常工作，其中VGH和VGL分别为驱动T300和T400的时钟信号的高、低电平。但迄今所有的GOA电路中，低电平维持器件的驱动时钟信号的电平为恒定的，因此T300和T400的栅过驱动电压大部分时间内，特别是早期，远远大于差值(VGH–VTHC–VGL)。比如，VGH、VTHC、VTH0和VGL分别为25V、20V、3V和0V，则电路工作的早期，T300和T400的栅过驱动电压略大于5V即可，但过驱动电压的实际的值(VGH–VTH0–VGL)达到了22V。理论和实验研究均已经表明，TFT的阈值电压的漂移速度随过驱动电压的增加而显著增加。因此，在现行的GOA电路中，时钟信号的高电平为恒定的驱动方法造成了相关TFT阈值电压漂移过快，电路寿命难以延长。
技术实现思路
本申请提供一种可控电压源、移位寄存器及其单元和一种显示器，以实现供给外部电路的电压可调。根据本申请的第一方面，本申请提供一种可控电压源，包括：控制模块、存储模块和输出模块。其中，控制模块用于耦合至高电平端和低电平端之间；存储模块包括存储电容；存储电容的两端分别耦合至控制模块形成第一端子和第二端子。输出模块耦合至第二端子，其信号输出端用于向外部电路输出可控电压源的电压信号。控制模块响应第一时钟信号的有效电平将第一端子耦合至高电平端，由高电平端向第一端子充电。控制模块响应第二时钟信号的有效电平将第二端子耦合至高电平端，由高电平端向第二端子充电；将第一端子耦合至低电平端，第一端子通过低电平端放电。第一时钟信号的有效电平与第二时钟信号的有效电平不交叠。根据本申请的第二方面，本申请提供一种移位寄存器，包括：至少一个移位寄存器单元、隔离模块和上述可控电压源。其中，移位寄存器单元包括：驱动模块，用于通过开关状态切换，将第一信号传送到移位寄存器单元的信号输出端，从而输出扫描信号；输入模块，用于控制驱动模块切换开关状态；低电平维持模块，用于通过开关状态切换，在该移位寄存器单元输出扫描信号后将驱动模块的信号输出端维持在低电平。可控电压源的信号输出端耦合至低电平维持模块的低电平维持使能端；可控电压源调整输出给低电平维持使能端的供电电压。根据本申请的第三方面，本申请提供一种显示器，包括：由多个像素构成的二维像素阵列，以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；数据驱动电路，为数据线提供数据信号；栅极驱动电路，采用上述移位寄存器构成，为栅极扫描线提供栅极驱动信号。本申请的有益效果是：根据本申请提供的可控电压源，可以通过调整第一时钟信号和/或第二时钟信号的占空比、幅度，以及第一时钟信号和第二时钟信号的时钟时序，来调整输出给外部电路的供电电压，从而能够补偿长时间工作后、或者环境温度变化造成的电路性能劣化。根据本申请提供的移位寄存器，通过可控电压源调整输出给低电平维持使能端的供电电压，能够尽可能地补偿执行低电平维持工作的晶体管的阈值电压漂移，从而延长了电路的寿命。附图说明图1为现有移位寄存器单元电路结构图；图2为本申请实施例一公开的一种可控电压源电路结构图；图3为本申请实施例一可控电压源工作时序的SPICE模拟结果；图4为本申请实施例二公开的一种可控电压源电路结构图；图5为本申请实施例二可控电压源自适应偏置的SPICE模拟结果；图6为本申请实施例三公开的移位寄存器单元电路结构图；图7为本申请实施例三的移位寄存器单元的SPICE模拟结果；图8为本申请实施例四公开的现有移位寄存器单元另一种电路结构图；图9为本申请实施例四公开的可控电压源电路结构图；图10为本申请实施例四的移位寄存器单元的SPICE模拟结果；图11为本申请实施例四公开的移位寄存器电路结构图；图12为本申请实施例四移位寄存器补偿模拟结果示意图；图13为本申请实施例四还公开的一种显示器结构图；图14为常规驱动情况下移位寄存器单元基本结构示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。首先对一些术语进行说明：本申请中的开关管为晶体管。本申请中的晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极本文档来自技高网...

【技术保护点】
一种可控电压源，其特征在于，包括：控制模块(1)、存储模块(2)和输出模块(3)；所述控制模块(1)用于耦合至高电平端和低电平端之间；所述存储模块(2)包括存储电容(C1)；所述存储电容(C1)的两端分别耦合至所述控制模块(1)形成第一端子(A)和第二端子(B)；所述输出模块(3)耦合至所述第二端子(B)，其信号输出端用于向外部电路输出可控电压源的电压信号(VDD)；所述控制模块(1)响应第一时钟信号的有效电平将所述第一端子(A)耦合至所述高电平端，由所述高电平端向所述第一端子(A)充电；所述控制模块(1)响应第二时钟信号的有效电平将所述第二端子(B)耦合至所述高电平端，由所述高电平端向所述第二端子(B)充电；将所述第一端子(A)耦合至所述低电平端，所述第一端子(A)通过低电平端放电；所述第一时钟信号的有效电平与所述第二时钟信号的有效电平不交叠。

【技术特征摘要】
1.一种可控电压源，其特征在于，包括：控制模块(1)、存储模块(2)和输出模块(3)；所述控制模块(1)用于耦合至高电平端和低电平端之间；所述存储模块(2)包括存储电容(C1)；所述存储电容(C1)的两端分别耦合至所述控制模块(1)形成第一端子(A)和第二端子(B)；所述输出模块(3)耦合至所述第二端子(B)，其信号输出端用于向外部电路输出可控电压源的电压信号(VDD)；所述控制模块(1)响应第一时钟信号的有效电平将所述第一端子(A)耦合至所述高电平端，由所述高电平端向所述第一端子(A)充电；所述控制模块(1)响应第二时钟信号的有效电平将所述第二端子(B)耦合至所述高电平端，由所述高电平端向所述第二端子(B)充电；将所述第一端子(A)耦合至所述低电平端，所述第一端子(A)通过低电平端放电；所述第一时钟信号的有效电平与所述第二时钟信号的有效电平不交叠；还包括：阈值调制模块(4)；所述阈值调制模块(4)分别与第一端子(A)和第二端子(B)耦合；阈值调制模块(4)还用于耦合至所述低电平端；所述阈值调制模块(4)的感应端用于耦合至所述外部电路的待感应元件，用于感应所述待感应元件的阈值电压并反馈至第一端子(A)和/或第二端子(B)。2.如权利要求1所述的可控电压源，其特征在于，所述控制模块(1)包括：第一晶体管(M1)、第二晶体管(M2)和第三晶体管(M3)；所述第一晶体管(M1)的第一极和所述第二晶体管(M2)的第一极耦合并用于耦合至所述高电平端；所述第一晶体管(M1)的第二极和所述第二晶体管(M2)的第二极分别耦合至所述存储电容(C1)的两端分别形成第一端子(A)和第二端子(B)；所述第一晶体管(M1)的控制极用于输入第一时钟信号所述第二晶体管(M2)的控制极用于输入第二时钟信号3.如权利要求1所述的可控电压源，其特征在于，所述输出模块(3)包括：第六晶体管(M6)；所述第六晶体管(M6)的第一极与控制极耦合并耦合至所述第二端子(B)；所述第六晶体管(M6)的第二极为所述输出模块(3)的信号输出端。4.如权利要求3所述的可控电压源，其特征在于，所述输出模块还包括：滤波电容(C2)；所述滤波电容(C2)的一端耦合至第六晶体管(M6)的第...

【专利技术属性】
技术研发人员：张盛东，廖聪维，胡治晋，李文杰，李君梅，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东;44