放大器及其放大方法技术

一种放大器及其放大方法。该放大器包括一第一混合长度装置组与一第一负载电路。第一混合长度装置组用以接收一输入信号并输出一输出信号，而第一负载电路用以提供输出信号的终端。第一混合长度装置组包括并联的不同通道长度的多个金属氧化物半导体(MOS)装置，并且此些MOS装置至少包括一短通道长度MOS装置与一长通道长度MOS装置。其中，短通道长度MOS装置的临界电压高于长通道长度MOS装置的临界电压。

【技术实现步骤摘要】

本专利技术是关于一种放大器，特别是关于在宽范围的供应电压下具有较佳的效能及可靠性的放大器。
技术介绍
本领域技术人员应了解于此所使用的各种术语。举例来说，此些术语例如「金属氧化物半导体(metal-oxide semiconductor ；M0S)晶体管」、用于陈述MOS晶体管连接关系的「栅极」、「源极」、「漏极」、「通道长度」、「临界电压」、「饱和区」及「三极区」、以及诸如「电压」、「电流」、「转移电导(trans-conductance)」、「输出阻抗」、「偏压(biasing)」、「自偏(self-biasing)」、「单端」、「差动」、「伪差动」、「共模」、「共源极」、「共栅极」、「串接(cascade)」及「叠接(cascode)」等的电子电路的基本概念，且其应皆能轻易了解。像这些术语能由像教科书的现有技术文件而显而易见。教科书例如:模拟CMOS集成电路的设计(Design of Analog CMOS Integrated Circuits，Behzad Razavi着、McGraw-Hill 出片反，且ISBN 0-07-118839-8)。参照图1，公知差动放大器100包括一电流源110、一差动对120以及一负载电路130。电流源110包括二 N型金属氧化物半导体晶体管(n-channel metal-oxidesemiconductor transistor ；NM0S transistor) 111、112，并根据一偏压电压 VB输出二偏压电流I1、12。差动对120包括二 NMOS晶体管121、122，并接收偏压电流I1、12，以将差动输入信号VI (其包括二端输入信号VI+、V1-)放大成差动输出信号VO (其包括二端输出信号VO+,V0-)。负载电路130包括二电阻131、132，并提供差动输出信号VO的终端。于此，VDD代表供电电压。差动放大器100为本领域所熟知，故于此不再赘述。除了因制程上的有限公差所造成的装置不匹配以外，假定差动放大器100是对称的；意即，NMOS晶体管111、112大致上是相同的、NMOS晶体管121、122大致上是相同的，而电阻131、132大致上是相同的。当使用先进互补金属氧化物半导体(advanced complementary metal oxide semiconductor ；advanced CMOS)制程来制造差动放大器100时，还有一个需要解决的问题。供电电压VDD为低，例如:在28奈米(nm)CMOS制程下，供电电压VDD为I伏特(V)。而且，若非强制的，差动输入信号VI与差动输出信号VO具有相同共模值(S卩，(VI++V1-)/2 = (V0++V0-)/2)，以致使能轻易地叠接相同电路的多个差动放大器，其是相当可取得的。为了实现有效地放大，差动对120的NMOS晶体管121、122需偏压在饱和区。为了偏压在饱和区，NMOS晶体管121、122的静态栅极-源极电压需高于NMOS晶体管121、122的临界电压；因此，静态压降(其为NMOS晶体管121、122的静态栅极-源极电压)亦需高于NMOS晶体管121、122的临界电压。并且，为了具有高输出阻抗的电流源110，NM0S晶体管111、112亦需操作在饱和区(于此在漏极与源极之间的电压降不能过小)，否则NMOS晶体管111、112可能进入三极区(于此输出阻抗不能太高)。换句话说，差动输出信号VO的有效摆动是由负载电路(S卩，电阻131、132)上的电压降来决定。然而，跨越电阻130、差动对120及电流源110的电压降的总和是等于供电电压VDD ;假定电流源110的电压降不能减少(否则NMOS晶体管111、112可能进入三极区)，若在差动对120上的电压降增加，负载电路130所能允许的电压降则必须减少。针对典型的28奈米CMOS制程，MOS晶体管的临界电压取决于MOS晶体管的通道长度。较短通道的MOS晶体管允许较高的转移电导，并因而具有较高的操作速度，但不幸地其亦具有较高的临界电压。因为较高的临界电压，因此跨越差动对120的电压降较大，以致留下较少的差动输出信号VO的有效摆动。因此，要在操作速度与有效摆动之间做取舍。并且，在应用电路中，则供电电压VDD可能会有变化。差动放大器在正常供电电压可正常运作，但当供电电压降至一定低电平时，效能可能会迅速降低，在承受过应力(over-stressed)的情况下甚至会变得不正常。为了确保差动放大器100在最低的供电电压(其可预期在过应力的情况下)下维持运作，电路设计者被迫使用较长的通道长度，其代价则是降低了正常的供电电压下的操作速度及效能。
技术实现思路
鉴于以上的问题，本专利技术提供一种，使放大器在正常的供电电压的情况下具有高效能，且在过应力且低供应电压的情况下维持充分的功能。本专利技术提供一种，以允许电路设计者具有较高自由度的优化设计，以达到放大器在宽范围的供应电压下具有全面性较佳的效能。本专利技术提供一种，以建立在宽范围的供应电压下可靠的偏压电压。在一实施例中，一种放大器包括一第一混合长度装置组与一第一负载电路。第一混合长度装置组用以接收一输入信号并输出一输出信号，而第一负载电路用以提供输出信号的终端。第一混合长度装置组包括并联的不同通道长度的多个金属氧化物半导体(MOS)装置，并且此些MOS装置至少包括一短通道长度MOS装置与一长通道长度MOS装置。其中长通道长度MOS装置的通道长度长于通道长度MOS装置的通道长度。在一些实施例中，短通道长度MOS装置的临界电压可高于长通道长度MOS装置的临界电压。在一些实施例中，此放大器可更包括一电流源，并且此电流源用以根据一偏压电压提供第一混合长度装置组的偏压电流。在一些实施例中，此放大器可更包括一偏压电路，并且此偏压电路用以产生偏压电压。其中，偏压电路可包括具有参考分支电路及映射分支电路的叠接电流镜电路。其中，参考分支电路可包括一参考金属氧化物半导体装置以及具有一第二混合长度装置组的一第一叠接装置、映射分支电路可包括一映射金属氧化物半导体装置、具有一第三混合长度装置组的一第二叠接装置以及一第二负载电路、并且此第二负载电路的一端电压能作为用以偏压第一叠接装置与第二叠接装置的一自偏电压。在一实施例中，一种放大方法包括:接收一供电电压、接收一输入信号、使用包括一第一混合长度MOS装置组的一放大器放大输入信号、利用第一混合长度MOS装置组中的短通道长度MOS装置使放大器在正常的情况下具有高操作速度、以及利用第一混合长度MOS装置组中的长通道长度MOS装置使放大器在过应力的情况下维持充分的功能。在另一实施例中，此放大方法可更包括利用具有一参考分支电路及一映射分支电路的一叠接电流镜电路建立放大器的偏压电压、使用一第二混合长度MOS装置组作为参考分支电路的叠接装置、使用一第三混合长度MOS装置组作为映射分支电路的叠接装置、通过并入一负载电路至映射分支电路来建立自偏电压、以及利用自偏电压偏压叠接电流镜电路。【附图说明】图1为公知的差动放大器的概要示意图。图2为根据本专利技术一实施例的差动放大器的概要示意图。图3为根据本专利技术一实施例的偏压电路的概要示意图。图4为根据本专利技术一实施例的放大方法的流程图。其中，附图标本文档来自技高网...

【技术保护点】
一种放大器，包括：一第一混合长度装置组，用以接收一输入信号并输出一输出信号，包括：一短通道长度金属氧化物半导体装置；以及一长通道长度金属氧化物半导体装置，并联该短通道长度金属氧化物半导体装置，其中该长通道长度金属氧化物半导体装置的通道长度长于该短通道长度金属氧化物半导体装置的通道长度；以及一第一负载电路，耦接该短通道长度金属氧化物半导体装置与该长通道长度金属氧化物半导体装置，以提供该输出信号的终端。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71