模数转换器制造技术

本发明专利技术提供一种模数转换器，包括：电容阵列，采用电荷重分配和电容共享技术，适用于各级流水线在转换结束时，将其一半的电容用于其下一级流水线模数转换，其另一半电容用于电容复位，并用于下一次输入信号的采集和量化；逐次逼近逻辑电路，用于根据其上一级流水线中比较器的比较结果和/或其上一级流水线中共享电容的参考电压，选择电容阵列内各个电容的参考电压；比较器，用于将本级流水线共享电容对应的参考电压与输入信号的电压值进行比较，生成比较结果，并将比较结果输入至数字输出逻辑电路、下一级流水线逐次逼近逻辑电路；数字输出逻辑电路，用于量化每级流水线的比较结果输出数字输出信号。本发明专利技术不仅提高模数转换速度，还降低了功耗。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更确切地来说，是涉及一种基于电荷重分配和电容共 享的逐次逼近流水线模数转换器。
技术介绍
模数转换器作为连续的模拟信号与离线的数字信号之间转换的桥梁，具有不可代 替的作用，适用于大量不同的工业与消费应用的模数混合系统中。目前的模数转换器实现 结构主要包括全并行、流水线、逐次逼近型、折叠插值、加减E△和多路时分交织等结构， 这些结构都有各自的优缺点，例如：全并行和折叠插值模数转换器虽然转换速度快，但是比 较器的个数随着转换精度提高成指数级增加，不适合设计成高精度模数转换器；流水线结 构的模数转换器包含运算放大器，需要额外的余量信号建立时间，不仅增加静态功耗，还严 重影响转换速度；逐次逼近型模数转换器只需要一个比较器，结构简单，功耗面积最优，但 是其串行转换过程严重限制转换速率；加减E△模数转换器虽可达到很高的转换精度，但 是转换速度很低，最高只能达到兆赫兹；上述结构类型的模数转换器转换精度和转换速度 都存在严重的矛盾点。 即使多路时分交织结构的模数转换器能够缓和转换精度和转换速度的矛盾，在不 影响转换精度的同时又提高了转换速度，但是其系统整体功耗面积随着通道数量线性增加 的特点，严重依赖与单路模数转换器的转换精度、速度与最优功耗面积。因此，需要一种既 高速又高精度同时低功耗设计的模数转换器。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种模数转换器，用于解 决现有技术中模数转换器，无法同时满足低功耗、高速度与高精度的转换问题。 为实现上述目的及其他相关目的，本专利技术提供一种模数转换器，包括：多级流水 线、参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均 包含逐次逼近逻辑电路、电容阵列和比较器； 所述电容阵列，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结 束时，将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容 用于电容复位，并共享复用于下一次输入信号的采集和量化； 所述逐次逼近逻辑电路，适用于根据其上一级流水线中所述比较器的比较结果和 /或其上一级流水线中所述共享电容的参考电压，选择本级流水线中所述电容阵列内各个 电容的参考电压； 所述比较器，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号 的电压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路，还将 所述比较结果传输至其下一级流水线的逐次逼近逻辑电路； 所述参考电压产生电路，适用于根据每级流水线的逐次逼近逻辑电路的选择标 准，向其下一级流水线提供对应的参考电压； 所述数字输出逻辑电路，适用于从高至低依次量化每级所述流水线中的比较结 果，输出对应的数字输出信号。 优选地，所述多级流水线包括第一级流水线至第N级流水线，其中，每级所述流水 线的电容阵列的电容量为其下一级流水线的电容阵列的电容量的两倍。 优选地，所述第一级流水线的输入端连接输入信号，其余每级所述流水线的输入 端和其上一级流水线的余量电压相连；每级所述流水线的输入端与所述参考电压产生电路 的输出端相连。 优选地，每级所述流水线的余量电压，为本级流水线的输入信号与本级流水线的 参考电压之间的电压差值。 优选地，所述电容阵列采用电荷重分配和电容共享技术，实现各级流水线之间的 余量电压依次传递，使得上一级流水线的余量电压依次与本级流水线的参考电压比较，输 出量化结果，直至完成数据转换。 优选地，所述本级流水线的共享电容上极板总电荷与其下一级流水线电容阵列的 上极板总电荷，满足电荷守恒。 优选地，每级所述流水线通过逐次逼近控制逻辑电路选择的参考电压值为其上一 级流水线的参考电压值的一半，每级所述流水线的输入信号为其上一级流水线输出的余量 电压。 优选地，所述参考电压产生电路，适用于当每级所述流水线中所述比较器输出结 果为高电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该高电平时，发出第一控 制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一级流水线参考电压值的 正二分之一；还适用于当每级所述流水线中所述比较器输出结果为低电平，且其下一级流 水线中所述逐次逼近逻辑电路接收到该低电平时，发出第二控制指令，使其下一级流水线 中所述电容阵列的参考电压值为其上一级流水线参考电压值的负二分之一。 优选地，所述第一级流水线的输入信号为采样周期内采样的初始信号，所述第一 级流水线的参考电压为参考电压产生电路输出的电压最大值的二分之一。 优选地，所述流水线的逐次逼近转换方式包括单比特转换或者多比特转换。 如上所述，本专利技术的模数转换器，具有以下有益效果： 采用基于电荷重分配和电容共享的模数转换器技术，不仅解决传统单通道模数转 换器转换精度与转换速度之间的矛盾问题；还采用了逐次逼近转换的流水线输出技术，使 得每个转换周期均输出了完整量化的数字信号，极大的提高了转换速率；利用电荷重分配 和电容共享技术实现了各级流水线之间余量信号传递，不需要额外引入运算放大器和等待 运算放大器的建立，增加转换速率的同时又降低系统功耗；采用电容共享技术，模数转换器 整体电容数目只需要为传统单通道逐次逼近模数转换器转换精度要求的三倍以内，相对于 相同转换精度和速度的多路时分交织结构的模数转换器，需要十倍传统单通道逐次逼近模 数转换器电容个数而言，节省了 70%以上的面积和功耗。【附图说明】 图1显示为本专利技术实施例提供一种模数转换器原理框图；图2显示为本专利技术实施例提供一种模数转换器结构框图；图3显示为本专利技术实施例提供的3比特第一级流水线结构图； 图4显示为本专利技术实施例提供的3比特第二级流水线结构图； 图5显示为本专利技术实施例提供的3比特第三级流水线结构图； 图6显示为本专利技术实施例提供的3比特逐次逼近流水线控制逻辑图； 图7显不为本专利技术实施例提供的3比特时序关系图。 元件标号说明： 1、电容阵列，2、比较器，3、参考电压产生电路，4、逐次逼近逻辑电路，5、数字输出 逻辑电路。【具体实施方式】 以下由特定的具体实施例说明本专利技术的实施方式，熟悉此技术的人士可由本说明 书所揭露的内容轻易地了解本专利技术的其他优点及功效。 请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用 以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可 实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调 整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应落在本专利技术所揭示的技术 内容所能涵盖的范围内。同时，本说明书中所引用的如"上"、"下"、"左"、"右"、"中间"及 "一"等的用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的 改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。 如图1所示，为本专利技术实施例提供一种模数转换器原理框图；包括：多级流水线、 参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均包 含逐次逼近逻辑电路、电容阵列和比较器； 所述电容阵列1，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结 束时，将其一半的电容共享复用至其下一级流水线输入信号的采本文档来自技高网...

【技术保护点】
一种模数转换器，其特征在于，包括：多级流水线、参考电压产生电路与数字输出逻辑电路；其中，所述多级流水线内的每级所述流水线均包含逐次逼近逻辑电路、电容阵列和比较器；所述电容阵列，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结束时，将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容用于电容复位，并共享复用于下一次输入信号的采集和量化；所述逐次逼近逻辑电路，其采用二分查找的逐次逼近转换技术，适用于根据其上一级流水线中所述比较器的比较结果和/或其上一级流水线中所述共享电容的参考电压，选择本级流水线中所述电容阵列内各个电容的参考电压；所述比较器，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号的电压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路，还将所述比较结果传输至其下一级流水线的逐次逼近逻辑电路；所述参考电压产生电路，适用于根据每级流水线的逐次逼近逻辑电路的选择标准，向其下一级流水线提供对应的参考电压；所述数字输出逻辑电路，适用于从高至低依次量化每级所述流水线中的比较结果，输出对应的数字输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄正波，李婷，蒋和全，李儒章，王健安，张勇，王育新，付东兵，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆;85