移位寄存器单元及其驱动方法、移位寄存器和显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元及其驱动方法、移位寄存器和显示装置。所述移位寄存器单元包括栅极驱动信号输出端、时钟信号端、上拉晶体管、下拉晶体管、下拉节点控制模块和上拉节点控制模块，下拉节点控制模块在输入阶段控制使得下拉节点的电位为低电位，在输出阶段控制下拉晶体管关断，在复位阶段控制下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；上拉节点控制模块在输入阶段控制上拉节点的电位被拉高为高电位，在输出阶段控制上拉晶体管保持导通，使得栅极驱动信号输出端输出由时钟信号，在复位阶段控制上拉节点的电位被拉低为低电平，在维持阶段控制上拉晶体管关断。本发明专利技术以简洁的电路结构实现双向扫描功能，以降低功耗。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器和显示装置。
技术介绍
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜场效应晶体管液晶显示器)驱动器包括栅极驱动器和数据驱动器，移位寄存器单元常用于液晶显示面板的栅极驱动器中，每一条栅线与一级移位寄存器单元对接，栅极驱动器将输入的时钟信号通过移位寄存器单元转换后加在液晶显示面板的栅线上，多级移位寄存器单元组成移位寄存器，通过移位寄存器输出栅极驱动信号，逐行扫描液晶显示面板上的各行像素。现有的移位寄存器单元和移位寄存器不能以简洁的电路结构实现双向扫描功能，需要使用比较多的晶体管，功耗高。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元及其驱动方法、移位寄存器和显示装置，以简洁的电路结构实现双向扫描功能，减少需要使用的晶体管，以降低功耗。为了达到上述目的，本专利技术提供了一种移位寄存器单元，包括栅极驱动信号输出端、输入端、复位端、时钟信号端、上拉晶体管、下拉晶体管、下拉节点控制模块和上拉节点控制模块，其中，所述上拉晶体管，栅极与上拉节点连接，第一极与所述时钟信号端连接，第二极与所述栅极驱动信号输出端连接；所述下拉晶体管，栅极与下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第一低电平；所述下拉节点控制模块，接入所述第一低电平和第一高电平，并分别与所述上拉节点和所述下拉节点连接，用于在每一显示周期的输入阶段控制使得所述下拉节点的电位为低电位在每一显示周期的输出阶段控制该下拉节点的电位维持为低电位，从而控制所述下拉晶体管关断，在每一显示周期的复位阶段控制所述下拉节点的电位被拉高为高电平，在每一显示周期的维持阶段控制所述下拉节点的电位持续被拉高，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；所述上拉节点控制模块，接入所述第一低电平、第二低电平和第二高电平，并分别与所述上拉节点、所述下拉节点、所述输入端和所述复位端连接，用于在每一显示周期的输入阶段控制所述上拉节点的电位被拉高为高电位，在每一显示周期的输出阶段控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出由所述时钟信号端输入的时钟信号，在每一显示周期的复位阶段控制所述上拉节点的电位被拉低为低电平，并在每一显示周期的维持阶段控制所述上拉节点的电位维持为低电平，从而控制所述上拉晶体管关断。实施时，所述下拉节点控制模块包括：第一下拉节点控制晶体管，栅极接入所述第一高电平，第一极接入所述第一高电平，第二极与所述下拉节点连接；以及，第二下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入所述第一低电平。实施时，所述上拉节点控制模块包括第一晶体管、第二晶体管、上拉节点控制晶体管和存储电容，其中，所述上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极接入所述第一低电平；所述存储电容，连接于所述上拉节点与所述栅极驱动信号输出端之间；在正向扫描时：所述第一晶体管，栅极与所述复位端连接，第一极接入所述第二低电平，第二极与所述上拉节点连接；所述第二晶体管，栅极与所述输入端连接，第一极与所述上拉节点连接，第二极接入所述第二高电平；在逆向扫描时：所述第一晶体管，栅极与所述输入端连接，第一极接入所述第二高电平，第二极与所述上拉节点连接；所述第二晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极接入所述第二低电平。实施时，所述上拉晶体管、所述下拉晶体管、所述第一上拉节点控制晶体管、所述第二上拉节点控制晶体管、所述第三上拉节点控制晶体管、所述第一下拉节点控制晶体管和所述第二下拉节点控制晶体管都为n型晶体管。本专利技术还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括：在每一显示周期内，在正向扫描和逆向扫描时，在输入阶段，输入端接入高电平，复位端接入低电平，时钟信号端接入低电平，上拉节点控制模块控制上拉节点的电位被拉高为高电位，从而控制上拉晶体管导通，并控制下拉节点控制模块使得下拉节点的电位为低电位，从而控制下拉晶体管关断，因此栅极驱动信号输出端输出低电平；在输出阶段，所述输入端接入低电平，所述复位端接入低电平，所述时钟信号端接入高电平，所述上拉节点控制模块控制上拉节点的电位进一步被自举拉高，从而控制所述上拉晶体管保持导通，并控制所述下拉节点控制模块使得所述下拉节点的电位保持为低电位，从而控制所述下拉晶体管保持关断，使得所述栅极驱动信号输出端输出高电平；在复位阶段，所述输入端接入低电平，所述复位端接入高电平，所述上拉节点控制模块控制所述上拉节点的电位被拉低，从而控制所述上拉晶体管关断，所述下拉节点控制模块控制所述下拉节点的电位被拉高为高电平，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；在维持阶段，所述上拉节点控制模块控制所述上拉节点的电位维持为低电平，从而控制所述上拉晶体管关断，所述下拉节点控制模块控制所述下拉节点的电位持续被拉高，从而控制所述下拉晶体管导通，使得所述栅极驱动输出端持续输出低电平。本专利技术还提供了一种移位寄存器，包括沉积在阵列基板上的多级上述的移位寄存器单元；第一级移位寄存器单元的输入端接入开启信号；除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的栅极驱动信号输出端连接；除了最后一级移位寄存器单元之外，每一级移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接；最后一级移位寄存器单元的复位端接入复位信号；相邻两级移位寄存器单元的时钟信号端接入的时钟信号反相。本专利技术还提供了一种显示装置，包括上述的移位寄存器。与现有技术相比，本专利技术所述的移位寄存器单元，能够以简洁的电路结构实现双向扫描功能，需要使用晶体管少，功耗低。附图说明图1是本专利技术实施例所述的移位寄存器单元的结构图；图2是本专利技术实施例所述的移位寄存器的结构图；图3是本专利技术一具体实施例所述的移位寄存器单元的电路图；图4是如图3所示的移位寄存器单元的具体实施例的工作时序图；图5是本专利技术另一具体实施例所述的移位寄存器单元的电路图；图6是本专利技术该具体实施例所述的移位寄存器本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端、时钟信号端、上拉晶体管、下拉晶体管、下拉节点控制模块和上拉节点控制模块，其中，所述上拉晶体管，栅极与上拉节点连接，第一极与所述时钟信号端连接，第二极与所述栅极驱动信号输出端连接；所述下拉晶体管，栅极与下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第一低电平；所述下拉节点控制模块，接入所述第一低电平和第一高电平，并分别与所述上拉节点和所述下拉节点连接，用于在每一显示周期的输入阶段控制使得所述下拉节点的电位为低电位，在每一显示周期的输出阶段控制该下拉节点的电位维持为低电位，从而控制所述下拉晶体管关断，在每一显示周期的复位阶段控制所述下拉节点的电位被拉高为高电平，在每一显示周期的维持阶段控制所述下拉节点的电位持续被拉高，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；所述上拉节点控制模块，接入所述第一低电平、第二低电平和第二高电平，并分别与所述上拉节点、所述下拉节点、所述输入端和所述复位端连接，用于在每一显示周期的输入阶段控制所述上拉节点的电位被拉高为高电位，在每一显示周期的输出阶段控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出由所述时钟信号端输入的时钟信号，在每一显示周期的复位阶段控制所述上拉节点的电位被拉低为低电平，并在每一显示周期的维持阶段控制所述上拉节点的电位维持为低电平，从而控制所述上拉晶体管关断。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端、时钟
信号端、上拉晶体管、下拉晶体管、下拉节点控制模块和上拉节点控制模块，
其中，
所述上拉晶体管，栅极与上拉节点连接，第一极与所述时钟信号端连接，
第二极与所述栅极驱动信号输出端连接；
所述下拉晶体管，栅极与下拉节点连接，第一极与所述栅极驱动信号输出
端连接，第二极接入第一低电平；
所述下拉节点控制模块，接入所述第一低电平和第一高电平，并分别与所
述上拉节点和所述下拉节点连接，用于在每一显示周期的输入阶段控制使得所
述下拉节点的电位为低电位，在每一显示周期的输出阶段控制该下拉节点的电
位维持为低电位，从而控制所述下拉晶体管关断，在每一显示周期的复位阶段
控制所述下拉节点的电位被拉高为高电平，在每一显示周期的维持阶段控制所
述下拉节点的电位持续被拉高，从而控制所述下拉晶体管导通，使得所述栅极
驱动信号输出端输出低电平；
所述上拉节点控制模块，接入所述第一低电平、第二低电平和第二高电平，
并分别与所述上拉节点、所述下拉节点、所述输入端和所述复位端连接，用于
在每一显示周期的输入阶段控制所述上拉节点的电位被拉高为高电位，在每一
显示周期的输出阶段控制所述上拉节点的电位被进一步自举拉高，从而控制所
述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出由所述时钟信号端
输入的时钟信号，在每一显示周期的复位阶段控制所述上拉节点的电位被拉低
为低电平，并在每一显示周期的维持阶段控制所述上拉节点的电位维持为低电
平，从而控制所述上拉晶体管关断。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点控
制模块包括：
第一下拉节点控制晶体管，栅极接入所述第一高电平，第一极接入所述第
一高电平，第二极与所述下拉节点连接；
以及，第二下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所

\t述下拉节点连接，第二极接入所述第一低电平。
3.如权利要求1所述的移位寄存器单元，其特征在于，所述上拉节点控
制模块包括第一晶体管、第二晶体管、上拉节点控制晶体管和存储电容，其中，
所述上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉
节点连接，第二极接入所述第一低电平；
所述存储电容，连接于所述上拉节点与所述栅极驱动信号输出端之间；
在正向扫描时：所述第一晶体管，栅极与所述复位端连接，第一极接入所
述第二低电平，第二极与所述上拉节点连接；
所述第二晶体管，栅极与所述输入端连接，第一极与所述上拉节点连接，
第二极接入所述第二高电平；
在逆向扫描时：所述第一晶体管，栅极与所述输入端连接，第一极...

【专利技术属性】
技术研发人员：邵贤杰，李小和，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34