用于自旋扭矩MRAM的自参考感测放大器制造技术

为了改善电源噪声抑制、提高具有抗存储体到存储体噪声耦合能力的感测速度以及减小从激活列中的关断字线选择器件的泄露，电路和方法为自旋扭矩磁电阻随机存取存储器阵列提供多个定时控制和偏置电压。

【技术实现步骤摘要】
【国外来华专利技术】用于自旋扭矩MRAM的自参考感测放大器相关申请的交叉引用本申请要求2012年4月11日提交的美国临时申请No.61/622,953的权益。
此处描述的示例性实施例通常涉及集成磁器件，并且更具体地涉及用于读取磁电阻存储器的方法。
技术介绍
磁电子器件、自旋电子器件以及自旋电子学器件是利用主要由电子自旋引起的效应的器件的同义术语。磁电子技术用在许多信息装置中来提供非易失性的、稳定的、抗辐射的及高密度的数据存储和取回。许多磁电子信息器件包括，但不限于，磁电阻随机存取存储器(MRAM)、磁传感器和磁盘驱动器的读/写头。通常，MRAM包括磁电阻存储器元件的阵列。每个磁电阻存储器元件通常具有包括由各种非磁层分隔的多个磁性层的结构，例如磁隧道结(MTJ)，并呈现随器件的磁性状态而定的电阻。信息被存储为磁性层中磁化矢量的方向。一个磁性层中的磁化矢量是磁固定的或钉扎的，而另一个磁性层中的磁化方向可以在相同方向与相反方向(分别称为“平行”与“反平行”状态)之间自由转换。与平行磁状态和反平行磁状态相对应，磁存储器元件分别地具有低(逻辑“0”状态)和高(逻辑“1”状态)电阻状态。因此，对电阻的检测允许磁电阻存储器元件(例如MTJ器件)提供存储在磁存储器元件中的信息。存在两种完全不同的方法用于对自由层编程：场切换和自旋扭矩切换。在场切换MRAM中，与MTJ比特邻近的载流线用于产生作用于自由层的磁场。在自旋扭矩MRAM中，用通过MTJ本身的电流脉冲实现切换。由自旋极化的隧穿电流承载的角动量引起自由层的反转，最终的状态(平行或反平行)由电流脉冲的极性确定。复位电流脉冲将使得最终状态为平行或者逻辑“0”。置位电流脉冲(在复位电流脉冲的相反极性上)将使得最终状态为反平行或者逻辑“1”。已知在被构图或以其它方式布置为使得电流基本上与界面垂直地流动的巨磁电阻器件和MTJ器件中出现自旋扭矩转移(spin-torquetransfer)，以及在当电流基本上垂直于畴壁流动时，在简单的线状结构中出现自旋扭矩转移。呈现磁电阻的任何这样的结构具有成为自旋扭矩磁电阻存储元件的可能。自旋扭矩MRAM(ST-MRAM)(也称为自旋扭矩转移RAM(STT-RAM))由于具有无限持久性的非易失性和在比场切换MRAM高得多的密度下的快的写入速度而成为具有潜力的新兴存储技术。由于对ST-MRAM切换电流的要求随着MTJ尺度的降低而降低，因此ST-MRAM具有甚至在最先进的技术节点也可以良好地缩放的潜力。然而，MTJ电阻的增加的变化性以及维持在两个电流方向上的相对高的通过比特单元选择器件的切换电流，会限制ST-MRAM的缩放性。参照图1，高的ST-MRAMMTJ电阻变化和低磁电阻(MR)导致高状态比特102和低状态比特104的电阻的重叠分布。已知的使用参考比特的参考的读取/感测方案不能对100％的比特成功地区分高状态和低状态。由于高状态比特和低状态比特的低MR和高电阻变化，即使重叠区101中比特的数量很低(或者甚至为零)，中点参考分布也可能与低状态分布或者高状态分布重叠导致读取失败。在现有技术中，已知自参考读取(将要读取/感测的比特相对于其自身进行参考)来解决前述感测问题。例如，参见美国专利6,744,663，其描述了破坏性自参考读取，其需要在读取操作期间将要读取的100％的比特切换或者设置为高状态或者低状态。切换或者设置为高状态或者复位至低状态操作增加了读取功率消耗。以及美国专利公开2009/0323403描述了非破坏性自参考读取，其没有用于感测信号展开的全MR，导致非常低的感测信号。存储在存储器中的数据被限定在存储体中。组(rank)是第一方向(列)中的多个存储体以及信道(channel)是第二方向(行)中的多个存储体。用于访问存储器的过程包括行识别和列识别以及读取操作或者写入操作需要的若干时钟周期。用于数据转移的带宽可以包括一行成千上万的比特。图2是示例性存储器系统200的框图，其包括在处理器204与存储器206之间执行数据转移的存储控制器202。存储控制器202和处理器204可以存在于相同芯片208上，或者它们可以存在于分开的芯片(未示出)上。存储器206包括使用磁隧道结的非易失性存储器218(优选地为ST-MRAM)用于数据存储。非易失性存储器218包括多个非易失性存储器存储体228。控制信号总线232从存储器控制器202提供控制信号(例如芯片选择、行访问选通、列访问选通和写入使能)到非易失性存储器218。地址总线237和数据线路240将存储器控制器202耦合至非易失性存储器218。其它控制信号和时钟信号可以存在于存储器控制器202与非易失性存储器218之间，未在图2中示出。此外，地址总线237、控制信号总线232和数据线路240可以包括多个线路或者比特。在操作中，可以在非易失性存储器218中发起对地址的ACTIVE操作。随后，存储器控制器202在非易失性存储器218中发起READ或者WRITE操作。在完成非易失性存储器ACTIVE操作之后，从非易失性存储器218读取数据。对双倍数据速率(DDR)存储器中的存储体的访问通常包括ACTIVE操作，继之以若干读取/写入操作和PRECHARGE操作。ACTIVE操作打开通常为1,000或更多比特的行(或者页)。READ/WRITE操作在打开的行中执行列的读取或者写入，例如128比特。PRECHARGE操作关闭行。DDRST-MRAM中的ACTIVE操作执行破坏性自参考读取，其中在读取过程期间存储器阵列中的读取数据被复位至逻辑状态“0”。在完成ACTIVE操作时，来自阵列的读取数据被存储在本地数据存储锁存器中。ACTIVE操作之后，对本地数据存储锁存器而不是ST-MRAM阵列执行READ/WRITE操作。由于快速锁存器操作，READ/WRITE操作之间的小时间间隔(例如5纳秒)是可实行的。ACTIVE操作可以由ACTIVE命令或者执行相同操作的任何其它命令发起。在PRECHARGE操作期间，来自本地数据存储锁存器的数据被写回到存储器阵列，并且因此，在没有新ACTIVE操作的情况下，该页被认为是关闭的或者不可访问的。PRECHARGE操作可以由PRECHARGE命令或者AUTO-PRECHARGE命令或者执行相同操作的任何其它命令发起。在一个存储体中的ACTIVE操作可以部分地与在其它存储体中的操作(例如ACTIVE、PRECHARGE、READ或WRITE)重叠。在ACTIVE期间的自参考感测操作易受来自其它存储体中的操作的电源噪声的影响。因此，期望提供用于ST-MRAM的自参考感测放大器电路以及提供到自参考感测放大器电路的定时控制信号和偏置电压的方法，用于改善电源噪声抑制、提高具有抗存储体到存储体噪声耦合能力的感测速度以及降低在激活列中从关断字线选择器件的泄露。此外，结合附图和上述
以及背景，通过后续的详细说明和所附的权利要求，示例性实施例的其它期望特征和特点将变得明显。
技术实现思路
提供用于读取自旋扭矩磁电阻随机存取存储器的方法和装置。第一示例性实施例是从自旋扭矩磁电阻存储器阵列中的多个存储器单元中的每一个读取数据的方法，该方法包括在耦合至存储器单元的位线与源极线两端施加读取电压。在第一方向上本文档来自技高网...

【技术保护点】
一种从自旋扭矩磁电阻存储器阵列中的多个存储器单元中的每一个中读取数据的方法，所述方法包括：在耦合至存储器单元的源极线和位线的两端施加读取电压；在第一方向上施加写入电流通过所述存储器单元以写入第一状态；在所述源极线与所述位线两端重新施加所述读取电压；以及对所述位线或者所述源极线中的一个施加可编程偏移电流。

【技术特征摘要】
【国外来华专利技术】2012.04.11 US 61/622,9531.一种从自旋扭矩磁电阻存储器阵列中的多个存储器单元中的每一个中读取数据的方法，所述方法包括：在耦合至存储器单元的源极线和位线的两端施加读取电压；在第一方向上施加写入电流通过所述存储器单元以写入第一状态；在所述源极线与所述位线两端重新施加所述读取电压；以及对所述位线或者所述源极线中的一个施加可编程偏移电流，其中在所述重新施加步骤期间，但在启动所述重新施加步骤之后施加所述可编程偏移电流。2.根据权利要求1所述的方法，其中在所述重新施加步骤期间，但在从启动所述重新施加步骤起可编程延时之后施加所述可编程偏移电流。3.根据权利要求1所述的方法，其中所述可编程偏移电流的幅值是对在所述第一状态中的存储器单元施加所述读取电压时通过所述存储器单元的读取电流与对在第二状态中的存储器单元施加所述读取电压时通过所述存储器单元的读取电流之间的差的一半。4.根据权利要求1所述的方法，其中所述存储器单元具有电阻范围，所述方法还包括：基于施加的电压将读取电压幅值设定为所述电阻范围的高端或者低端。5.根据权利要求1所述的方法，其中所述重新施加所述读取电压还包括：使用第一PMOS跟随器电路在所述源极线的第一端处以及使用第二PMOS跟随器电路在所述源极线的第二端处重新施加源极线电压；以及使用前置放大器电路，对位线的至少一端重新施加位线电压，所述位线电压的幅值比所述源极线电压高至少所述读取电压。6.根据权利要求1所述的方法，还包括：在施加所述读取电压之前，隔离与所述可编程偏移电流相关联的第一偏置电压。7.根据权利要求1所述的方法，其中所述施加读取电压还包括：使用第一PMOS跟随器电路在所述源极线的第一端处以及使用第二PMOS跟随器电路在所述源极线的第二端处施加源极线电压；以及使用前置放大器电路，对位线的至少一端施加位线电压，所述位线电压的幅值比所述源极线电压高至少所述读取电压。8.根据权利要求7所述的方法，还包括：为所述第一PMOS跟随器电路和所述第二PMOS跟随器电路提供第一偏置电压；为所述前置放大器电路提供第二偏置电压；以及在对耦合至所述存储器单元的所述源极线和所述位线的两端施加所述读取电压之前，分别地将所述第一偏置电压和第二偏置电压与第一电压源和第二电压源隔离。9.根据权利要求8所述的方法，还包括：通过电容器将所述第一偏置电压与所述第二偏置电压进行耦合。10.一种从自旋扭矩磁电阻存储器阵列中的多个存储器单元中的每一个中读取数据的方法，所述方法包括：在存储器单元内的磁隧道结两端施加读取电压；将在所述施加的读取电压下通过所述磁隧道结的电流转换成取样电压；在电容器中存储所述取样电压；施加第一写入电流通过所述磁隧道结，以将所述存储器单元复位至第一状态；在所述磁隧道结两端重新施加所述读取电压；使用所述取样电压和可编程偏移电流产生基准电流；将所述基准电流与在所述重新施加的读取电压下通过所述磁隧道结的电流之间的差进行转换，以生成评估电压；以及比较所述取样电压和所述评估电压。11.根据权利要求10所述的方法，还包括：选择性地施加第二写入电流通过所述磁隧道结，以响应于所述取样电压与所述评估电压的所述比较，将所述存储器单元设定为第二状态。12.根据权利要求10所述的方法，其中在所述重新施加步骤期间，但在启动所述重新施加步骤之后施加所述可编程偏移电流。13....

【专利技术属性】
技术研发人员：T·安德烈，S·阿兰姆，C·苏博拉玛尼安，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：美国;US