一种差分架构只读存储单元制造技术

本发明专利技术是一种差分架构只读存储单元，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管。采用本发明专利技术技术方案，差分架构ROM单元一定程度上扩大器件读操作时可区分的电流范围，同时读取时采用两条支路对比输入差分放大器，可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性，具有广阔的市场应用前景。

【技术实现步骤摘要】
【专利摘要】本专利技术是一种差分架构只读存储单元，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管。采用本专利技术技术方案，差分架构ROM单元一定程度上扩大器件读操作时可区分的电流范围，同时读取时采用两条支路对比输入差分放大器，可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性，具有广阔的市场应用前景。【专利说明】—种差分架构只读存储单元
本专利技术涉及一种半导体存储器件，具体涉及一种改进的差分架构只读存储(ROM)单元。
技术介绍
随着微电子技术和计算机技术的迅速发展，我们正迈向一个信息社会。信息社会离不开信息的存储。近半个世纪以来，人们不断地探索存贮新技术，形成了品种繁多的存储器家族。现有的存储器种类很多，从存取功能方面，可以把他们分为只读(Read OnlyMemory, ROM)存储器和随机(Random Access Memory, RAM)存储器两大类。 其中的ROM存储器在工作状态下，只能从中读取数据，且断电后数据不会消失，属于半导体非挥发性存储器(Non-Volatile Semiconductor Memory)范畴。 传统的ROM存储器以一个和多个NMOS管构成，并以一个NMOS管作为基本单元。传统的ROM存储单元如图1所示，它的源极接地(GND)，漏极连接或不连接到位线(Bit Line,BL)，而栅极连接到字线(Word Line, WD0传统的数据“O”通过将NMOS的漏极接到位线来实现编程，传统的数据“I”通过将NMOS的漏极不接到位线来实现编程。 一般来说，这样的编程是利用形成ROM单元的NMOS晶体管的前端层实现的，以便在ROM器件中更高密度地集成ROM单元。通常利用通孔(Contact)掩膜版编程或者有源区(Diffus1n)掩膜版编程来实现。 随着近年来集成电路工艺的不断发展，受限于工艺规则，ROM基本存储单元的面积无法做到跟随工艺尺寸等比例缩小，单位存储单元面积较大。随着工艺的进步，ROM的读操作也面临挑战，读操作时可区分的电流范围也越来越小，电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。 有鉴于此，有必要提出一种改进的差分架构ROM存储单元结构来优化这些问题。
技术实现思路
为克服现有技术中的不足，本专利技术提供一种差分架构只读存储单元，在传统ROM存储单元的基础上，读取时采用两条支路对比输入差分放大器，避免了采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。 为实现上述技术目的，达到上述技术效果，本专利技术通过以下技术方案实现:一种差分架构只读存储单元，其特征在于，每个单元包括四条位线支路BL1、BL1B、BL2 和BL2B，以及一条字线WL，所述支路BLl和支路BLlB之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管；所述MOS场效应晶体管包括栅极、源极和漏极,两个 MOS场效应晶体管的栅极共同连接字线WL，源极接地；由支路BLl和支路BLlB构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BLl，另一个MOS场效应晶体管的漏极连接支路BLlB ； 由支路BL2和支路BL2B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL2，另一个MOS场效应晶体管的漏极连接支路BL2B。 进一步的，所述支路BLl和支路BLlB构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。 进一步的，所述支路BL2和支路BL2B构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。 进一步的，所述MOS场效应晶体管包括栅极、栅极的栅介质和栅介质下面的第I和第2掺杂半导体区，所述第I和第2掺杂半导体区分别作为MOS管的源极和漏极所述MOS场效应晶体管有一个导电结构即MOS场效应晶体管的栅极，导电结构下面的一层超薄介质，导电结构下面的第I掺杂半导体区，所述MOS场效应晶体管的第I和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的漏极作为整体器件的位线。 本专利技术的有益效果是:1、本专利技术采用差分架构，两条支路作为差分对输入灵敏放大器，因而读操作时的可区分电流范围可以达到最大。同时，因为两条支路分别存储“O”和“1”，因而在满足读操作速度和准确性的前提下，可以适度地减小存储单元MOS元件的尺寸，这样可以很好的优化ROM存储阵列面积问题。 2、本专利技术采用对称差分架构，存储单元支路的阻抗匹配更好，稳定性更高。对于现有的存储单元而言，读取时通常采用一条基准电路作为参考支路，和位线BL —起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存O时BL端等效阻抗和存储单元存I时等效阻抗中间，这儿的参考支路必须小心设计，不然很容易引起错误，而对于本专利技术提出的差分结构，两条位线支路都是相同的结构，阻抗值也肯定在存O时等效阻抗和存I时等效阻抗之间变化，因而不用担心阻抗匹配问题，存储单元的稳定性也可以得到保障。 【专利附图】【附图说明】 此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1为传统ROM存储单元结构示意图；图2为本专利技术ROM存储单元结构示意图。 【具体实施方式】 下面将参考附图并结合实施例，来详细说明本专利技术。 参照图2所示，一种差分架构只读存储单元，其中，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BLl和支路BLlB之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管，本实施例中两个MOS场效应晶体管分别为Ml管和M2管；Ml管和M2管皆包括栅极、源极和漏极，Ml管和M2管的栅极共同连接字线WL，源极皆接地。 在支路BLl和支路BLlB构成的差分对中，其中M2管的漏极与位线支路BLl未连接，Ml管的漏极与位线支路BLlB连接，在本实施例中，用金属层或通孔都可以实现让两者(漏极与位线)连上，也可以实现不连接，类似于开关，选择哪一种，依据具体工艺而定。 在支路BL2和支路BL2B构成的差分对中，其中M2管的漏极与位线支路BL2未连接，Ml管的漏极与位线支路BL2B连接，在本实施例中，用金属层或通孔都可以实现让两者(漏极与位线)连上，也可以实现不连接，类似于开关，选择哪一种，依据具体工艺而定。 所述MOS场效应晶体管包括栅极、栅极的栅介质和栅介质下面的第I和第2掺杂半导体区，所述第I和第2掺杂半导体区分别作为MOS管的源极和漏极所述MOS场效应晶体管有一个导电结构即MOS场效应晶体管的栅极，导电结构下面的一层超薄介质，导电结构下面的第I掺杂半导体区，所述MOS场效应晶本文档来自技高网...

【技术保护点】
一种差分架构只读存储单元，其特征在于，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管；所述MOS场效应晶体管包括栅极、源极和漏极，两个MOS场效应晶体管的栅极共同连接字线WL，源极接地；由支路BL1和支路BL1B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL1，另一个MOS场效应晶体管的漏极连接支路BL1B；由支路BL2和支路BL2B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL2，另一个MOS场效应晶体管的漏极连接支路BL2B。

【技术特征摘要】

【专利技术属性】
技术研发人员：翁宇飞，李力南，
申请(专利权)人：苏州宽温电子科技有限公司，
类型：发明
国别省市：江苏;32