电源门控电路、半导体集成电路和系统技术方案

公开了一种电源门控电路、半导体集成电路和系统。一种电源门控电路被构造成使用施密特触发器电路将第一电压线连接到第二电压线或者将第一电压线与第二电压线分离，其中，所述施密特触发器电路被构造成检测第二电压线的电压电平。所述电压线是电源线或接地线。

【技术实现步骤摘要】
电源门控电路、半导体集成电路和系统本申请要求于2013年2月21日在韩国知识产权局提交的第10-2013-0018836号韩国专利申请的优先权，该申请的公开内容通过引用全部包含于此。
本专利技术构思的示例实施例涉及半导体集成电路，更具体地，涉及使用施密特触发器电路的电源门控电路、包括所述电源门控电路的半导体集成电路和/或包括所述电源门控电路的系统。
技术介绍
半导体集成电路追求低功耗，包括被称为电源门控电路的用于部分控制内部电路的电源的电路。电源门控电路被设计成使得内部电路的电源电压的恢复在预定时间内完成。当恢复时间缩短时，因为当从断电状态返回通电状态时，电流快速流过与内部电路装配在一起的稳定电容器，所以在内部电路的电源线中出现电源噪声。电源噪声造成半导体集成电路发生故障，因此，必须抑制或防止电源噪声的产生。
技术实现思路
本专利技术构思的示例实施例提供了使用施密特触发器电路的电源门控电路、包括电源门控电路的半导体集成电路和包括电源门控电路的系统。根据本专利技术构思的示例实施例，提供了一种电源门控电路，所述电源门控电路包括:第一电源线；第二电源线；第一开关电路，被配置成响应于指示逻辑电路的通电或断电状态的第一控制信号，将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离；控制信号产生电路，被配置成响应于第一控制信号和施密特触发器电路的输出信号，产生第二控制信号，其中，所述施密特触发器电路被配置成检测第二电源线的电压电平；以及第二开关电路，被配置成响应于第二控制信号，将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离。根据本专利技术构思的示例实施例，提供了一种半导体集成电路，所述半导体集成电路包括:第一电源线；第二电源线；以及电源门控电路，被配置成将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离，并且使用施密特触发器电路，所述施密特触发器电路被配置成检测第二电源线的电压电平。第一电源线可连接到外部电源。第二电源线可连接到半导体集成电路中所包括的逻辑电路的电源。第一开关电路的驱动能力可小于第二开关电路的驱动能力。第一开关电路可包括至少一个(例如，P型金属氧化物半导体(PMOS))晶体管，其中，所述至少一个晶体管的栅极被配置成接收第一控制信号，所述至少一个晶体管的源极连接到第一电源线，所述至少一个晶体管的漏极连接到第二电源线。控制信号产生电路可包括:施密特触发器电路，其中，施密特触发器电路具有连接到第二电源线的输入端子；以及逻辑门电路(例如，或门)，被配置成接收第一控制信号和施密特触发器电路的输出信号，逻辑门电路还被配置成输出第二控制信号。施密特触发器电路可包括:第一(例如，PMOS)晶体管、第二 (例如，PMOS)晶体管、第三(例如，η型金属氧化物半导体(NMOS))晶体管和第四(例如，NM0S)晶体管，它们串联连接在电源电压和接地电压之间；第一晶体管和第二晶体管之间的第一连接节点；第二晶体管和第三晶体管之间的第二连接节点；第三晶体管和第四晶体管之间的第三连接节点；第一反相器，连接到第二连接节点；第五(例如，PM0S)晶体管，连接到电源电压和第一连接节点；第六(例如，NMOS)晶体管，连接到接地电压和第三连接节点；以及第二反相器，连接在第一反相器的输出节点和施密特触发器电路的输出信号之间。第二开关电路可包括至少一个(例如，PM0S)晶体管，其中，所述至少一个晶体管的栅极被配置成接收第二控制信号，所述至少一个晶体管的源极连接到第一电源线，所述至少一个晶体管的漏极连接到第二电源线。根据本专利技术构思的另一个示例实施例，提供了一种半导体集成电路，所述半导体集成电路包括:第一接地线；第二接地线；以及电源门控电路，被配置成将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离，并且使用施密特触发器电路，施密特触发器电路被配置成检测第二接地线的电压电平。第一接地线可连接到外部接地电压。第二接地线可连接到半导体集成电路中所包括的逻辑电路的接地电压。电源门控电路可包括:第一开关电路，被配置成响应于指示逻辑电路的接地或离地状态的第一控制信号，将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离；控制信号产生电路，被配置成响应于第一控制信号和连接到第二接地线的施密特触发器电路的输出信号，产生第二控制信号；以及第二开关电路，被配置成响应于第二控制信号，将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离。第一开关电路可包括至少一个(例如，NM0S)晶体管，其中，所述至少一个晶体管的栅极被配置成接收第一控制信号，所述至少一个晶体管的源极连接到第一接地线，所述至少一个晶体管的漏极连接到第二接地线。控制信号产生电路可包括:施密特触发器电路，具有连接到第二接地线的输入端子；以及逻辑门电路(例如，与门)，被配置成接收第一控制信号和施密特触发器电路的输出信号，逻辑门电路还被配置成输出第二控制信号。第二开关电路可包括至少一个(例如，NM0S)晶体管，其中，所述至少一个晶体管的栅极被配置成接收第二控制信号，所述至少一个晶体管的源极连接到第一接地线，所述至少一个晶体管的漏极连接到第二接地线。根据本专利技术构思的另一个示例实施例，提供了一种系统，所述系统包括:逻辑电路；第一电源线，连接到外部电源；第一接地线，连接到外部接地电压；以及电源门控电路，被配置成:使用施密特触发器电路检测逻辑电路的第二电源线或第二接地线的电压电平；将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离；以及将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离。根据本专利技术构思的另一个示例实施例，提供了一种电源门控电路，所述电源门控电路包括:第一开关电路，被配置成响应于第一控制信号选择性地连接第一电压线和第二电压线；施密特触发器电路，被配置成基于检测到的第二电压线的电压电平，产生输出信号；控制信号产生电路，被配置成响应于第一控制信号和施密特触发器电路的输出信号，产生第二控制信号；以及第二开关电路，被配置成响应于第二控制信号选择性地连接第一电压线和第二电压线。第一电压线和第二电压线可以是电源线或接地线。施密特触发器电路可被配置成当检测到的电压电平达到第一电压触发点时产生具有第一逻辑电平的输出信号，并且当检测到的电压电平达到第二电压触发点时产生具有第二逻辑电平的输出信号。第一电压触发点可大于第二电压触发点，并且第一逻辑电平可不同于第二逻辑电平。根据本专利技术构思的另一个示例实施例，提供了一种系统，所述系统包括:逻辑电路；以及电源门控电路，被配置成向逻辑电路施加操作电压。电源门控电路包括:第一开关电路，被配置成响应于第一控制信号选择性地连接第一电压线和第二电压线；控制信号产生电路，被配置成响应于第一控制信号和施密特触发器电路的输出信号产生第二控制信号，其中，施密特触发器电路被配置成基于检测到的第二电压线的电压电平产生输出信号；以及第二开关电路，被配置成响应于第二控制信号选择性地连接第一电压线和第二电压线。第一电压线和第二电压线可以是电源线或接地线。【附图说明】从下面结合附图进行的详细描述中，本专利技术构思的示例实施例将被更加清楚地理解，在附图中:图1是根据本专利技术构思的示例实施例的包括电源门控电路的半导体集成电路的示图；图2是示本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：第一电源线；第二电源线；以及电源门控电路，被构造成将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离，电源门控电路还被构造成使用施密特触发器电路，施密特触发器电路被构造成检测第二电源线的电压电平。

【技术特征摘要】
2013.02.21 KR 10-2013-00188361.一种半导体集成电路，包括: 第一电源线； 第二电源线；以及 电源门控电路，被构造成将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离，电源门控电路还被构造成使用施密特触发器电路，施密特触发器电路被构造成检测第二电源线的电压电平。2.根据权利要求1所述的半导体集成电路,其中,第一电源线连接到外部电源,并且第二电源线连接到逻辑电路的电源。3.根据权利要求1所述的半导体集成电路，其中，电源门控电路包括: 第一开关电路，被构造成响应于指示逻辑电路的通电或断电状态的第一控制信号，将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离； 控制信号产生电路，被构造成响应于第一控制信号和连接到第二电源线的施密特触发器电路的输出信号，产生第二控制信号；以及 第二开关电路，被构造成响应于第二控制信号，将第一电源线连接到第二电源线或者将第一电源线与第二电源线分离， 其中，第一开关电路的驱动能力小于第二开关电路的驱动能力。4.根据权利要求3所述的半导体集成电路，其中，第一开关电路包括: 至少一个晶体管；其中， 所述至少一个晶体管的栅极被构造成接收第一控制信号， 所述至少一个晶体管的源极连接到第一电源线，以及 所述至少一个晶体管的漏极连接到第二电源线。5.根据权利要求3所述的半导体集成电路，其中，控制信号产生电路包括: 施密特触发器电路，具有连接到第二电源线的输入端子；以及 逻辑门电路，被构造成接收第一控制信号和施密特触发器电路的输出信号，逻辑门电路还被构造成输出第二控制信号。6.根据权利要求5所述的半导体集成电路，其中，施密特触发器电路包括: 第一晶体管、第二晶体管、第三晶体管和第四晶体管，它们串联连接在电源电压和接地电压之间； 第一反相器，连接到第二连接节点，其中，第二连接节点在第二晶体管和第三晶体管之间； 第五晶体管，连接到电源电压和第一连接节点，其中，第一连接节点在第一晶体管和第二晶体管之间； 第六晶体管，连接到接地电压和第三连接节点，其中，第三连接节点在第三晶体管和第四晶体管之间；以及 第二反相器，连接在第一反相器的输出节点和施密特触发器电路的输出信号之间。7.根据权利要求3所述的半导体集成电路，其中，第二开关电路包括: 至少一个晶体管；其中， 所述至少一个晶体管的栅极被构造成接收第二控制信号， 所述至少一个晶体管的源极连接到第一电源线，以及所述至少一个晶体管的漏极连接到第二电源线。8.—种半导体集成电路，包括: 第一接地线； 第二接地线；以及 电源门控电路，被构造成将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离，电源门控电路还被构造成使用施密特触发器电路，施密特触发器电路被构造成检测第二接地线的电压电平。9.根据权利要求8所述的半导体集成电路，其中，第一接地线连接到外部接地电压，并且第二接地线连接到逻辑电路的接地电压。10.根据权利要求8所述的半导体集成电路，其中，电源门控电路包括: 第一开关电路，被构造成响应于指示逻辑电路的接地或离地状态的第一控制信号，将第一接地线连接到第二接地线或者将第一接地线与第二接地线分离； 控制信号产生电路，被构造成响应于第一控制信号和连接到第二接地线的施密特触发器电路的输出信号，产生第二控制信号；以及 第二开关电...

【专利技术属性】
技术研发人员：申荣敏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR