温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在一个实施例中，微处理器包括一个或多个处理核心。至少一个处理核心包括经配置以接收时钟输入信号的时钟整形电路。时钟整形电路包括经配置以选择性地延迟时钟输入信号上升沿的上升沿偏移逻辑和经配置以独立于对上升沿的调整来选择性地延迟时钟输入信号下降沿...
该专利属于辉达公司所有，仅供学习研究参考，未经过辉达公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。