温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OCD和锁存器DQ?Latch；所述时钟信号线CLK、延时锁相电路DLL、离线驱动调整器OCD和锁存器DQLatch依次电性连接...
该专利属于西安华芯半导体有限公司所有，仅供学习研究参考，未经过西安华芯半导体有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。