温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本技术涉及一种基于CPLD的抢答器电路，包括：抢答输入模块，用于将第一个抢答的参赛选手所发出的抢答信号锁存，并使其他参赛选手发出的抢答信号无效；倒计时模块，用于在抢答开始进行倒计时；裁判表决模块，用于获取裁判表决结果；评分脉冲生成模块，用于...
该专利属于华南理工大学所有，仅供学习研究参考，未经过华南理工大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。