温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开一种高效实现伪DDR信号跨时钟域的电路、方法和电子设备，涉及电路设计技术领域，电路包括：芯片端高频时钟域模块、设置在芯片端高频时钟域模块上的多个跨时钟域模块，以及和多个跨时钟域模块连接的主机端低频时钟域模块；每个跨时钟模块包括低频...
该专利属于中国科学院微电子研究所所有，仅供学习研究参考，未经过中国科学院微电子研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。