温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及一种多比特乘累加全数字存内计算装置。该装置包括：驱动模块、SRAM阵列、累加器和时钟控制模块；驱动模块与SRAM阵列连接；SRAM阵列与时钟控制模块连接；SRAM阵列与累加器连接，进而通过累加器基于SRAM阵列中存储的权重数据和输...
该专利属于中科南京智能技术研究院所有，仅供学习研究参考，未经过中科南京智能技术研究院授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。