温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本公开实施例提供一种时钟信号生成电路和数据采样电路，该时钟信号生成电路包括N个时钟信号处理模块，用于基于接收到的N个与相位关联的初始时钟信号生成对应的N个目标时钟信号，相邻目标时钟信号之间的重叠区域小于预设值；其中，时钟信号处理模块包括延时...
该专利属于长鑫存储技术有限公司所有，仅供学习研究参考，未经过长鑫存储技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。