温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

描述形成DRAM位线以改进线边缘粗糙度(LER)并降低电阻的方法。所述方法包含以下步骤：将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于第一晶粒尺寸。接着将膜堆叠物沉积于...
该专利属于应用材料公司所有，仅供学习研究参考，未经过应用材料公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。