温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种半导体器件结构及制造方法，在改善ＭＯＳＦＥＴ、ＭＯＳＳＩＴ和ＭＩＳＦＥＴ等绝缘栅晶体管的漏击穿电压时降低漏电流，改善存储单元如用这些晶体管作开关晶体管的ＤＲＡＭ的保持特性，改善传输门中栅氧化膜的可靠性，具体地，在ＳＯＩ.ＩＧ－器件的源区...
该专利属于株式会社东芝所有，仅供学习研究参考，未经过株式会社东芝授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。