温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

半导体衬底（１）上形成阱（２）。该阱（２）内，分别形成包括栅电极（７ａ）、源区（４ｂ）、源电场缓和层（５ｂ）和源、漏区（５ａ）的一个ＭＯＳ晶体管（Ｔ１）和包括栅电极（７ｂ）、漏区（４ａ）、漏电场缓和层（５ｃ）和源、漏区（５ａ）的另一个ＭＯＳ...
该专利属于株式会社瑞萨科技所有，仅供学习研究参考，未经过株式会社瑞萨科技授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。