温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种能减小因应力迁移造成的导通通路处断线不良的发生率的半导体器件及其制造方法。这种半导体器件具有多层配线结构，包括第１配线层（１３）、配置在该第１配线层（１３）上的层间绝缘膜（１４）、填埋在该层间绝缘膜（１４）中的第１通路孔内并下...
该专利属于株式会社东芝所有，仅供学习研究参考，未经过株式会社东芝授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。